DIALOG(R) File 352: Derwent WPI

(c) 2003 Thomson Derwent: All rts. reserv.

\*\* image available\*\* 0151541**55** 

WP1 Acc No: 2003-214682/200321:

XRAM Acc No: CO3-055045

XRPX Acc No: NO3-171305

Wiring for LCD device, has conductive layers with different width, that are laminated in order such that edge portions of conductive layers are tapered

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME )

Inventor: KUSUYAMA Y; ONO K; SUZAWA H; SYAMAZAKI S

Number of Countries: 005 Number of Patents: 005

Patent Family:

Applicat No Kind Date Patent No Kind Date JP 2002359246 A 20021213 JP 200289262 A. 20020327 200321 B 20020327 200321 20021106 CN 2002108075 CN 1378276 20020327 20021009 KR 200216680 KR 2002076188 A US 20030054653 A1 20030320 US 200299972 20020325 200374 20030611 TW 2002105779

Priority Applications (No Type Date): JP 200191192 A 20010327

Patent Details:

Nain IPC Filing Notes Patent No Kind Lan Pg

35 H01L-021/3205 JP 2002359246 A

CN 1378276

H01L-023/52

KR 2002076188 A

G02F-001/1345

US 20030054653 A1

H01L-021/311

TW 536781

H01L-021/768 ...

Abstract (Basic): JP 2002359246 A

NOVELTY - Conductive layers (18b-20b) with different width, are laminated in order, such that edge portions of the conductive layers

DETAILED DESCRIPTION - INDEPENDENT CLAIMS are included for the following: ...

- (1) Wiring production method:
- . (2) Wiring board; and
  - (3) Wiring board production method.

USE - In wiring board (claimed) used in electro-optical device such as active-matrix type LCD device, active-matrix EC display device and active-matrix type light emitting device used in electronic device such

as personal computer, DVD player and CD player. ADVANTAGE - Operating characteristic and reliability of the semiconductor device in the LCD device, are improved. DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of the wiring. (Drawing includes non-English language text). Conductive layers (18b-20b)

pp; 35 DwgNo 1/22

Title: Terms: WIRE; LCD; DEVICE; CONDUCTING; LAYER; WIDTH; LAMINATE; ORDER; EDGE; PORTION; CONDUCTING; LAYER; TAPER

Derwent Class: LO3; P81; T04; U14; W93

International Patent Class (Wain): GO2F-081/1345; HO1L-021/311;

H01L-021/3205; H01L-021/768; H01E-023/58

International Patent Class (Additional): G02F-001/13\$; G02F-001/1348; G02F-001/1368; H01L-021/20; H01L-021/28; H01L-021/60; H01L-023/485;

H01L-029/786; H05K-001/00; H05K-003/46

File Segment: CP1; EP1; EngPl

DIALOG(R) File 347: JAP 10

(c) 2003 JPO & JAPIO. All rts. reserv.

07490728 -

MANUFACTURING METHOD THEREFOR, AND CIRCUIT BOARD AND WIRING

MANUFACTURING METHOD THEREFOR

2002-359246 [JP 2002359246 A] PUB. NO.:

December 13. 2002 (20021213) PUBLISHED:

YAHAZAKI SHUNPEI 1NVENTOR(s):

SUZAWA HIDEOM!

ONO KOJI

KUSUYAWA YOSHIHIRO

APPLICANT (s): SENICONDUCTOR ENERGY LAB CO LTD

2002-089262 [JP 20022089262] APPL. NO.:

March 27, 2002 (20020327) FILED:

2001-091192 [JP 200191192], JP (Japan), March 27, 2001 PRIORITY:

(20010327)

H01L-021/3205; G02F-001/1343; G02F-001/1368; H01L-021/20; INTL CLASS:

HO1L-021/28; HO1L-029/786

## ABSTRACT

PROBLEM TO BE SOLVED: To provide a wiring capable of dealing with the increase in the area of a pixel part by using a material having a low resistance and to provide a circuit board.

SOLUTION: The wiring comprises a laminated structure of a first conductive layer, having a first width and made of an alloy containing one type or a plurality of types of elements, selected from the group consisting of # and No or containing the elements as the main component or a compound as a first layer, a second conductive layer having a second width narrower than the first width, having a low resistance and made of an alloy containing Al as the main component or a compound as a second layer, and a third conductive layer having a third width narrower than the second width and containing Ii as the main component or a compound as a third layer. With the thus constitution, the wiring can fully deal with the increase in the area of the pixel part. A sectional shape of the end of at least the second conductive layer is set as a tapered shape. By forming it into such a shape, coverage can be made proper.

· COPYRIGHT: (C) 2003, JPO

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公園**養号** 特開2002—3592**46** (P2002—35924**6A)** 

(43)公開日 平成14年12月13日(2002.12.13)

(51) Int.CL*		識別記号	· ·	.PI		*	73-1*(多考)
HOIL	21/3205		*	G02F	1/1343	•••	1
GD2F	1/1343		•	•	1/1368		••
	1/1368			H01L	. 21/20	•	
HO1L				•	21/28	301R	
	21/28	301	<b>岩在開</b> 求	未請求	21 <b>/88</b>  求項の数 <b>29 OL</b>	A (全35 <b>刊</b> )	最終頁に載く
	• :			<u> </u>	<u> </u>		

(21)出願番号 特爾2002-89262(P2002-89262)

(22)出題日 平成14年3月27日(2002.3.27)

731) 萬先棋主張番号 特顏2001-91192 (P2001-91192) (32) 優先日 平成13年3月27日 (2001.3.27)

(33)優先核主張国 日本 (JP)

(71)出版人 000153878

株式会社半導体エネルギー研究所

神会川県原木市長谷398番地

(72) 発明者·山崎·舜平

神奈川県厚木市長谷398番地 株式会社学

等体工ネルギー研究所内

(72) 発明者 須沢 英臣

神奈川県塚木市長谷398番地 株式会社学

等体工术ルギー研究所内

(72) 発明者 小野 幸齡

神奈川県原木市長谷398番地・株式会社中

巻体エネルギー研究所内


提終頁に続く

# (54) 【発明の名称】 記線およびその作製方法、並びに記線基板およびその作製方法

## (57) 【要約】

【課題】 低抵抗な材料を用いることにより、画素部の 大面積化に対応し得る配線並びに配線基板を提供することを目的とする。

【解決手段】本発明における配線は、第1の幅を有し、かつ、WまたはMoから選ばれた一種または複数種の元素、または前記元素を主成分とする合金者しくは化合物からなる第1の導電層を第1層とし、前記第1の幅より狭い第2の幅を有し、かつ、Alを主成分とする合金者しくは化合物からなる低抵抗な第2の導電層を第2層とし、前記第2の幅より狭い第3の幅を有し、かつ、Tiを主成分とする合金者しくは化合物からなる第3の導電層を第3層とする債層構造であるとする。このような構成にすることで、画素部の大面積化に十分対応でき得る。また、少なくとも第2の導電層の端部における断面形状はテーバー形状であるとする。このような形状にすることで、カバレッジを良好なものとすることができ得る。



【特許請求の範囲】

【請求項1】 第1の幅を有する第1の導電層を第1層 とい、前記第1の幅より狭い第2の幅を有する第2の取 電層を第2層とじ、前記第2の幅より狭い第3の幅を荷 する第3の導電層を第3層とする積層構造であり、前径 第1の導電層または前記第2の導電層または前記第3の 導電層の端部における断面形状は、テーパー形状である ことを特徴とする配介。

は、WまたはMoから選ばれた一種または複数種の元 聚、または、WまたはMoから選ばれた一種または複数 種の元素を主成分とする合金若しくは化合物からなる以 電層であることを特徴とする配類。

【請求項3】:請求項1・において、前記第2の導電图 は、A1を主成分とする合金若しくは化合物からなる以 電層であることを特徴とする配象。

【請求項4】 請求項1において、前記第3の導電鬥 は、Tiを主成分とする合金若しくは化合物からなる以 電層であることを特徴とする配貌。

【請求項5】 請求項1乃至4のいずれか一項におい て、前記第2の導電層は前記第1の導電周、前記録8の **薬電層および絶縁膜に覆われており、前記絶縁膜と彼す** る領域は酸化していることを特徴とする配息

《請求項6》: 請求項1万至5のいずれか一項におい て、前記配線は、液晶表示装置または発光装置の配線で あることを特徴とする配瓜。

《請求項7』 絶縁表面上に、第1の導電層と、第2の 導電層と、第3の導電層の積層からなる第1の形状の□ 電暦を形成し、

前記第1の導電圏、前記第2の導電層および前記第3の **導電層をエッチングして、第1の幅を有する第1の導□** 暦と、第2の幅を有する第2の導電層と、第3の幅を符 する第3の導電層との積層からなる第2の形状の導電鬥

前記第2の幅を有する第2の導電層と、前記第3の間径 有する第3の導電層とをエッチングして、第4の幅を存 する第1の導電層と、第5の幅を有する第2の導電門 と、第6の幅を有する第3の導電層との積層からなる口 3の形状の導電層を形成する配線の作製方法であって、 前記第4の幅を有する第1の導電層または前記第5の图 を有する第2の導電層または前記第6の幅を有する第8 の導電層の蟷部における断面形状は、テーパー形状での ることを特徴とする配線の作製方法。

《請求項8》 絶縁表面上に、第1の導電層と、第2の **導電層と、第3の導電層の積層からなる第1の形状の**即 電層を形成し、

前記第2の導電層および前記第3の導電層をエッチング して、前記第1の導電層と、第1の幅を有する第2の以 電層と、第2の幅を有する第3の導電層との積層から徐 る第2の形状の導電層を形成し、

前記第1の導電層をエッチングして、第3の層を有する 第1の導電層と、前記第1の幅を有する第2の導電]... と、前記第2の幅を有する第3の導電層との積層から依 る第3の形状の導電層を形成し、

前記第1の幅を有する第2の導電圏および前記第2の公 を有する第3の導電層をエッチングして、第4の紹介な する第1の導電層と、第5の幅を有する第2の導度」。 第6の幅を有する第3の導電圏との積層からなる頃4の 形状の導電層を形成する配領の作組方法でひって、例② 第4の幅を有する第1の導図層または前記録5の幅を行 する第2の導電層または前田第6の僧を有する第3の口 電層の場部における断面形貌は、テーパー形状でからこ とを特徴とする配線の作風方途

【請求項9】 絶縁表面上に、第1の尊電图と、第2の 導電層と、第3の導電層の積層からなる第1の形状の□ 銀磨を形成し、

前記第1の導電图、前記第2の導電門および前記第9の 享電層をエッチングして、 1310 信を有する 131000 層と、第2の幅を有する第2の専電灯と、第3の個で行 する第3の革電層との租間からなる第2の形状の等回し を形成し、

前記第2の幅を有する第2の草屋口と、前記第3の口径 有する第3の尊電層と企エッテングして、第4の間登録 する第1の導電層と、第5の筒を宿する第2の導区 と、第6の幅を有する第3の尊尾間との顔層からなる口 3の形状の導電層を返びし、

前記第3の形状の導電層にプラズマ処理を行う配線の行 望方法でひって、

前記第4の幅を有する第1の尊忌層または前記第5の公 を有する第2の革電層または前記録6の標を有する[3] の導電層の始部における断面形的的。テーパー形象では ることを特徴とする配規の作品方法

【請求項10】 施錄表頭上之、第1の導電圈と、日名 の導電層と、第3の導電層の積層からなる領1の形欲の 導品層を形凸し

前記第2の導電層および前記は3の導電图でエッテング して、前記第1の導電图と、第1の信を有する第2の第 電層と、第2の傷を有する第3の尊種間との意思から依 る第2の形状の尊電層を形口し

前記第1の専電層をエッチングして、第3の信を行びる 第1の導電層と、前記第1の層を有する第2の導電① と、前記第2の福を有する領3の幕電門との商門から必 る第3の形状の尊電層を形式し

前記第1の幅を有する第2の尊属圏給よび前記第2の公 を有する第3の専電層企工ッテングして、弱4の紹介公 する第1の導電層と、第5の信を領する第2の導電口。 第6の幅を有する第3の箏電窓との移窓からなる口への 形状の導電層を形成し、前記は4の形状の導躍日にブラ メマ処理を行う記録の作組方弦でふって、前記第40人 を有する第1の革電層または前記録5の福を宿する[32

の導電層または前記第6の幅を有する第3の導電層の婚 部における断面形状は、テーパー形状であることを特徴 とする配線の作製方法

【請求項11】 請求項7万至10のいずれか一項において、前記第1の尊電層は、WまたはMoから選ばれた一種または複数種の元素、または、WまたはMoから選ばれた一種または複数種の元素を主成分とする合金者しくは化合物からなる導電層であることを特徴とする配線の作製方法。

【請求項12】 請求項7乃至10のいずれか一項にお 10 いて、前記第2の導電層は、A1を主成分とする合金者 しくは化合物からなる導電層であることを特徴とする配 線の作製方法。

【請求項1.3】 請求項7万至10のいずれか一項において、前記第3の導電層は、Tiを主成分とする合金若しくは化合物からなる導電層であることを特徴とする配合。

(請求項14) 請求項9または請求項10において、 前記プラズマ処理は酸素もしくは酸素を主成分とした気 体、またはH2Oを用いて行われることを特徴とする配 線の作製方法。

【請求項16】 請求項15において、前記第1の導電層は、WまたはMoから選ばれた一種または複数種の元素、または、WまたはMoから選ばれた一種または複数種の元素を主成分とする合金材料若しくは化合物材料であることを特徴とする配線基板。

【請求項17】 請求項15において、前記第2の導電 層は、A1を主成分とする合金材料若しくは化合物材料 であることを特徴とする配象基板。

【請求項18】 請求項15において、前記第3の導電 層は、T·i を主成分とする合金材料若しくは化合物材料 であることを特徴とする配象基板。

【請求項19】 請求項15万至18のいずれか一項に おいて、前記第2の導電層は前記第1の導電層、前記第 3の導電層および絶縁膜に覆われており、前記絶縁膜と 接する領域は酸化していることを特徴とする配線基板。

【請求項20】 請求項15万至19のいずれか一項に おいて、前記配線基板を用いて、液晶表示装置または発 光装置が作製されたことを特徴とする配線基板。

【情求項21】 絶縁表面上に、第1の導電層と、第2の導電層と、第3の導電層の積層からなる第1の形状の 等電層を形成し、 前記第1の導電層、前記第2の導電層および前記第3の 導電層をエッチングして、第1の幅を有する第1の導電 層と、第2の幅を有する第2の導電層と、第3の幅を有 する第3の導電層との積層からなる第2の形状の導電層 を形成し、

前記第2の幅を有する第2の導電層と、前記第3の福を有する第3の導電層とをエッチングして、第4の幅を有する第1の導電層と、第5の幅を有する第2の導電層と、第6の幅を有する第3の等電層との積層からなる第3の形状の導電層を形成する配線基板の作製方法でわって、

前記第4の幅を有する第1の導電層、または前記第6の幅を有する第2の導電層、または前記第6の幅を有する第3の導電層の端部における断面形状は、テーパー形状であることを特徴とする配線基板の作製方法。

【請求項22】 絶縁表面上に、第1の導電層と、第2 の導電層と、第3の導電層の積層からなる第1の形状の 導電層を形成し、

前記第2の導電層および前記第3の導電層をエッチング して、前記第1の導電層と、第1の幅を有する第2の導 電層と、第2の幅を有する第3の導電層との積層からな る第2の形状の導電層を形成し、

前記第1の導電層をエッチングして、第3の幅を有する 第1の導電層と、前記第1の幅を有する第2の等電器 と、前記第2の幅を有する第3の導電層との積層からな る第3の形状の導電層を形成し、

前記第1の幅を有する第2の導電層および前記第2の幅 を有する第3の導電層をエッチングして、第4の幅を有 する第1の導電層と、第5の幅を有する第2の導電層、 第6の幅を有する第3の導電層との積層からなる第4の 形状の導電層を形成する配線基板の作製方法であって、 前記第4の幅を有する第1の導電層、または前記第5の 幅を有する第2の導電層、または前記第6の幅を有する 第3の導電層の端部における断面形状は、テーパー形状

であることを特徴とする配線基板の作製方法。 【請求項23】 絶縁表面上に第1の導電層を形成し、 前記第1の導電膜上に第2の導電層を形成し、前記第2 の導電膜上に第3の導電層を形成し、前記第1乃至第3 の導電層にエッチングを行って、テーパー部を有する導 電層を形成し、前記テーパー部を有する導電層にプラズ マ処理を行うことを特徴とする配線基板の作製方法。

【請求項24】 絶縁表面上に、第1の導電層と、第2 の導電層と、第3の導電層の積層からなる第1の形状の 導電層を形成し、

前記第1の導電層、前記第2の導電層および前記第3の 導電層をエッチングして、第1の幅を有する第1の等電 層と、第2の幅を有する第2の導電層と、第3の幅を有 する第3の導電層との積層からなる第2の形状の導電層 を形成し、

50 前記第2の福を有する第2の尊電用と、前記第3の福を

有する第3の導電層とをエッチングして、第4の幅を有する第1の導電層と、第5の幅を有する第2の導電層と、第6の幅を有する第3の導電層との積層からなる第3の形状の導電層を形成し、

前記第3の形状の導電層にプラズマ処理を行う配線基板 の作製方法であって、

前記第4の幅を有する第1の導電層、または前記第5の 幅を有する第2の導電層、または前記第6の幅を有する 第3の導電層の端部における断面形状は、テーパー形状 であることを特徴とする配線基板の作製方法。

【請求項25】 絶縁表面上に、第1の導電層と、第2 の導電層と、第3の導電層の積層からなる第1の形状の 導電層を形成し、

前記第2の導電層および前記第3の導電層をエッチング して、前記第1の導電層と、第1の幅を有する第2の導 電層と、第2の幅を有する第3の導電層との積層からな る第2の形状の導電層を形成し、

前記第1の導電層をエッチングして、第3の幅を有する 第1の導電層と、前記第1の幅を有する第2の導電層 と、前記第2の幅を有する第3の導電層との積層からな る第3の形状の導電層を形成し、

前記第1の幅を有する第2の導電層および前記第2の幅を有する第3の導電層をエッチングして、第4の幅を有する第1の導電層と、第5の幅を有する第2の導電層、第6の幅を有する第3の導電層との積層からなる第4の形状の導電層を形成し、

前記第4の形状の導電層にプラズマ処理を行う配線基板 の作製方法であって、

前記第4の幅を有する第1の導電層、または前記第5の幅を有する第2の導電層、または前記第6の幅を有する 30 第3の導電層の端部における断面形状は、テーパー形状であることを特徴とする配象基板の作製方法。

【請求項2.6】 請求項2.1乃至2.5のいずれか一項において、前記第1の導電層は、WまたはMoから選ばれた一種または複数種の元素、または、WまたはMoから選ばれた一種または複数種の元素を主成分とずる合金材料若しくは化合物材料であることを特徴とする配線基板の作製方法。

【請求項27】 請求項21乃至25のいずれか一項において、前記第2の導電層は、A1を主成分とする合金材料若しくは化合物材料であることを特徴とする配線基板の作製方法。

【請求項28】 請求項2.1乃至25のいずれか一項において、前記第3の導電層は、Tiを主成分とする合金 材料若しくは化合物材料であることを特徴とする配線基 板の作製方法。

【請求項29】 請求項23乃至25のいずれか一項において、前記プラズマ処理は酸素もしくは酸素を主成分とした気体、またはHiOを用いて行われることを特徴とする配線基板の作製方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、薄膜技術を用いて 形成される配線およびその作製方法に関する。また、配 線基板およびその作製方法に関する。なお、本明細書中 において配線基板とは、薄膜技術を用いて形成される配 線を有するガラス等の絶縁基板、あるいは各種基板を指 す。

## [0002]

【従来の技術】近年、絶縁表面を有する基板上に形成された半導体溶膜(厚さ数一数百亩 m程度)を用いて存膜トランジスタ(TFT)を構成する技術が注目されている。 溶膜トランジスタはIC(Integrated Circuit)や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング業子として開発が急がれている。

【0003】従来より、画像表示装置として液晶表示装置が知られている。ペッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置になっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。群しくは選択された画素電極と該画素電極に対応する対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

【0004】このようなアクティブマトリクス型の液晶表示装置の用途は広がっており、画面サイズの大面積化とともに高精細化や高端口率化や高信頼性の要求が高まっている。また、同時に生産性の向上や低コスト化の要求も高まっている。

## [0005]

【発明が解決しようとする課題】上記TFTの配線としてA1 (アルミニウム)を用いてTFTを作製した場合、熱処理によってヒロックやウイスカー等の突起物の形成や、A1原子の絶縁膜や活性領域、特にディネル形成領域への拡散により、TFTの動作不良やTFTの電気的特性の低下を引き起こす場合がある。

) 【0006】そこで、熱処理に耐え得る金属材料(代表的には高い配点を有している金属元素)、何えば、♥ (タングステン) やMo (モリブデン) を用いることが考えられる。しかしながら、これらの元素の抵抗率はA1と比較して非常に高い。 (表1)

[0007] : [表1]

•	7
配線材料	抵抗率 [μOcm]
AI	2
W	10~20
Мо .	15~25

【0008】そのため、画面サイズが大面積化すると、 配線遅延が問題になってくる。そこで、配線を太くして 抵抗を下げる方法が考えられる。しかしながら、配線の 幅を広げると、設計の自由度の低下および画素部におけ る関口率の低下が問題になる。また、配線の膜厚を厚く すると、配線が立体交差する箇所でショートしやすくな ったり、配線の段差部でのカパレッジが悪くなる。

【0009】そこで、本発明は、上記の問題を解決し、 大画面化に対応でき得る配線およびその作製方法、並び に配線基板およびその作製方法を提供することを課題と する。

#### 100101

【課題を解決するための手段】本発明は、配線構造を、 第1層として、WまたはMoから選ばれた一種または後 数種、または、WまたはMoから選ばれた一種または複 数種を主成分とする導電膜を用い、第2層としてAIを 主成分とする低抵抗な導電膜を用い、第3層としてTi を主成分とする導電膜を用いた積層構造とすることによ って、配線の低抵抗化を図るものである。本発明におい て、AIを主成分とする低抵抗な導電膜を他の導電膜で 挟むことで、熱処理によるヒロックやウイスカー等の突 起物の形成を防ぐことができる。 また、第1層および第 3層が高融点の導電膜であるためパリアメタルとして機 能し、AI原子が絶縁膜や活性領域へ拡散することを防 ぐことが可能となる。 (表2) また、本発明の配線上に 絶縁膜を形成し、該配線とのコンタクトを形成する際、 第3層が前記絶縁膜のエッチングにおけるストッパーと して機能するため、コンタクト形成が容易になる。ま た、Allは、透明導電膜として代表的な1.TO膜と接触 ッすると、電**蝕を起こし、コンタクト抵抗値が高くなる**。 が、第3層としてTiを主成分とする導電膜で形成する ため、コンタクト抵抗値が良好なものとなる。

## 【0011】 【安2】

配線材料	Má (C)
Al	660.4
W	3387
Мо	2610
TI	1676

【0012】さらに、本発明において、少なくともAlを主成分とする低抵抗な導電膜で形成される第2層の機部はテーパー形状であるとする。テーパー形状とすることで、段差部でのカバレッジが向上する。なお、本明制書においてテーパー角とは、水平面と材料層の側面とがなす角を指している。また、本明細書中では便宜上、テーパー角を有している側面をテーパー形状と呼び、テーパー形状を有している部分をテーパー部と呼ば、

【0013】本明細書で開示する発明の構成は、第1の幅を有する第1の導電層を第1層とし、前記第1の幅より狭い第2の幅を有する第2の導電層を第2層とし、前記第2の幅より狭い第3の幅を有する第3の導電層を第3層とする積層構造であり、前記第1の導電層または前記第2の導電層または前記第3の導電層の端部における断面形状は、テーパー形状であることを特徴としてい

【0014】上記構成において、前記配線は、Wを主席 分とする合金もしくは化合物かちなる導電店(第1層) と、A 1 を主成分とする合金もじくは化合物からなる場 電層 (第2層) と、Tiを主成分とする合金もしくは化 合物からなる導電層(第3層)との積層構造を有してい ることを特徴としている。または、前配配線は、Mo を 主成分とする合金もしくは化合物からなる導電層(第1 層)と、A」を主成分とする合金もしくは化合物からな る導電層(第2層)と、Tiを主成分とする合金もしく は化合物からなる導電層(第3層)との積層構造を有し ていることを特徴としている。例えば、第1 層として、 W、WN、Mo等を用いることができ、第2層として、 A1, A1-Si (2wt%) . A1-T1 (1wt %) , Al-Nd (1wt%) , Al-Se (0. 18 w (%) 等を用いることができ、第3層として、Ti、 TiN等を用いることができる。これらはスパッタ後、 プラズマCVD法等によって形成することができる。ま た、第2層において、A1一S1等を形成するには、S i 等の元素がA 1 に溶けることのできる限界(固溶**段)** があり、固溶度が高いほど抵抗率も高くなり、耐熱性も 変化する。そのため、配線に適した抵抗率や耐熱性、S i 等の元素の固溶限との兼ね合いによって、AI中にお けるSi等の割合は実施者が適宜決定すればよい。

40 【0015】表3に、配款を形成する各導電層における 抵抗率の例を示す。表3から、A1を主成分とする合金 もしくは化合物からなる導電層は他の導電層に比べて非 常に低抵抗であることが分かる。

[0016]

[表3]

配除材料	抵抗耶[µQcm]	
Wを主成分と	W	10-80
する材料	WM	150~220
Alted A	Al ·	8.
する材料	A1-S1 (24 (S)	8. 5-4. 5
	AI-TI (IECS)	B~10 .
· .	A1-Nd (1wt5)	7~10
	A1-Sc (0. 18w1%)	8. 5-0. 0
でも主成分と	TO	50~00
उठ्याप	TIN	130~200

【0.017】耐熱性および専電性を有する第1の導口 膜、第2の導電膜および第3の導電膜を高速でかつ精度 良くエッチングして、さらに端部をテーパー形状をする ことができるのであれば、どのようなエッチング方法で も適用できる。その中でも、特に高密度プラズマを用い たドライエッチング法を適用するのが望ましい。高密度 プラズマを得る手法にはマイクロ液、ヘリコン液(Hell con Taye Plasma: HWP)や誘導結合プラズマ(Induc tively Coupled Plasma: 『CP)を用いたエッチング 装置が適している。例えば、ECR(Electron Cyclotr on Resonance)エッチング装配、SWP(Surface Tave Plasma)エッチング装配、『CPエッチング装配、2 周波の平行平板励起型エッチング装置などを用いればよ いる特に、『CPエッチング装置はプラズマの制御が密 場であり、処理基板の大面積化にも対応できる。

【0018】例えば、プラズマ処理を高精度に行うための手段として、高周波電力をインピーダンス整合器を介して複数本の渦巻き状コイル部分が並列に接続されて終るマルチスパイラルコイルに印加してプラズマを形成する方法を用いる。さらに、被処理物を保持する下部電灯にも、別途高周波電力を印加してパイアス電圧を付加する網点としてがる。

『0019』このようなマルチスパイラルコイルを適関 した『CPを用いたエッチング装置を用いると、テーパー部の角度(ケーパー角)は基板側にかけるパイアス 力によって大きく変化を示し、パイアス電力をさらにご め、また、圧力を変化させることによりテーパー部の角度を5~85° まで変化させることができる。

【0020】また、第2層および第3層におけるエッチングに用いるガスは塩素系ガスが望ましい。例えば、51014、HC1、CC14、BC15、C12等を用いることができる。

【0021】第1層におけるエッチングに用いるガスはフッ案系ガスが望ましい。何えば、NFo、CFo、CoFo、SFo等を用いることができる。また、第1層におけるエッチングはフッ案系ガスと同時に塩素系ガスも以入すると、エッチングレートが向上するので望ましい。【0022】また、上記の導電層を用いた積層構造からなる配線とすることで、1CPエッチング法等を用い

て、配線の端部をテーパー形状とする。配線の端部をテ ーパー形状とすることで、後工程で形成される膜等の分 パレッジを良好な仏のとすることがでなる。

[0023] 上記格成において、前記第1の尊電層の日部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している総分(ケーパー部)は、「32の尊電層と重なっていない領較でかり、その領域の日は、第1の幅から第2の幅を登し引いた塔である。また、第2の尊電層はテーパー形状とし、第1の尊電日におけるテーパー部のテーパー角に此べて大きいとするのが望まして、また、第3の尊電間はテーパー形状とするのが望まして、第2の尊電層におけるテーパー部のテーパー角とほとんと同じにするのが望ましい。

{0.0.2.4} 主た、本発明を実現するための紹成的、□ 縁表面上に、第1の導電图と、第2の導電图と、第3の 尊電層の積層からなる第1の形状の導電層を形成し、☆ 記第1の革電層、前記第2の英電層および前記第3の口 電層をエッチングして、第1の個を宿する第1の幕保口 と、第2の幅を有する第2の尊唱灯と、第3の信を衍す る第3の導電層との積層からなる第2の形状の導電口企 形成し、前記第2の幅を有する第2の導電图と、前記は 3の幅を有する第3の専題圏と企エッチングして、ほく の幅を有する第1の導電灯と、第5の幅を有する領8の 専電層と、第6の幅を有する第3の尊電圏との務門から なる第3の形状の英電層を形成する配線の作品方態で心 って、前記第4の傷を有する第1の導起層または前間(〕 5の幅を有する第2の導電圏なたは前記第6の個を分す る第3の導電層の始部における断面形称的、 テーパーび 級であることを特定としている。

【0025】上記格成において、前宮配規的、Wを主に分とする合金もしくは化合物からなる尊電門(第1日)と、A1を主成分とする合金もしくは化合物からなる口電層(第2層)と、T1を主成分とする合金もしく成化合物からなる尊電層(第3回)との額層経過を行していることを特徴としている。または、前記配規的、Moで主成分とする合金もしくは化合物からなる尊電円(1311層)と、A1を主成分とする合金もしくは化合物からなる尊電層(第2層)と、T1を主成分とする合金もしくは化合物からなる尊電層(第3回)との積層経過を订し

ていることを特徴としている。

【0026】また、上記の導電層を用いた積層構造からなる配線とすることで、ICP(Inductively Coupled Plasma: 誘導結合型プラズマ)エッチング法等を用いて、配線の端部をテーパー形状とする。配線の端部をテーパー形状とすることで、後工程で形成される膜等のカパレッジを良好なものとすることができる。

【0027】上記構成において、前記第1の導電層の増部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している部分(テーパー部)は、第2の導電層と重なっていない領域であり、その領域の概は、第1の幅から第2の幅を差し引いた幅である。また、第2の導電層はテーパー形状とし、第1の導電層におけるテーパー部のテーパー角に比べて大きいとするのが望ましい。また、第3の導電層もテーパー形状とするのが望ましく、第2の導電層におけるテーパー部のテーパー角とほとんど同じにするのが望ましい。

【0028】また、本発明の他の構成は、絶縁基板と、配線とを有する配線基板において、前記配線は、第1の幅を有する第1の導電層を第1層とし、前記第1の幅よ 20り狭い第2の幅を有する第2の導電層を第2層とし、前記第2の幅より狭い第3の幅を有する第3の導電層を第3層とする積層構造であり、前記第1の導電層または前記第2の導電層または前記第3の導電層の端部における断面形状は、テーパー形状であることを特徴としていま

【0029】上記構成において、前記配線を形成する工程は、Wを主成分とする導電膜を形成し、A1を主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成す 30 ることを特徴としている。また、上記構成において、前記配線を形成する工程は、Moを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成することを特徴としている。

【0030】上記構成において、前記第1の導電層の婚部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している部分(テーパー部)は、第2の導電層と重なっていない領域であり、その領域の幅は、第1の幅から第2の福を差し引いた幅である。また、第2の導電層はテーパー形状とし、第1の導電層におけるテーパー部のテーパー角に比べて大きいとするのが望ましい。また、第3の導電層もテーパー形状とするのが望ましい。また、第3の導電層もテーパー部のテーパー角とほとんど同じにするのが望ましい。

【0031】また、本発明を実現するための構成は、絶録表面上に、第1の導電層と、第2の導電層と、第3の 等電層の積層からなる第1の形状の導電層を形成し、輸 記第1の導電層、前記第2の導電層および前記第3の等 電層をエッチングして、第1の幅を有する第1の導電層

と、第2の福を有する第2の導電層と、第3の福を有する第3の導電層との積層からなる第2の形状の導電層を形成し、前記第2の福を有する第2の導電層と、前記第3の福を有する第3の導電層と、第5の福を有する第1の導電層と、第5の福を有する第3の導電層との積層からなる第3の形状の導電層を形成する配線基板の作製方法であって、前記第4の福を有する第1の導電層、または前記第5の福を有する第2の導電層、または前記第6の4年を有する第3の導電層の端部における断面形状は、テーバー形状であることを特徴としている。

【0032】上記構成において、前記配線を形成する工程は、Wを主成分とする導電膜を形成し、A1を主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成することを特徴としている。また、上記構成において、簡記配線を形成する工程は、Moを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成することを特徴としている。

【0033】また、上記の導電層を用いた積層構造からなる配線とすることで、ICP(inductively Coupled Plasma: 誘導結合型プラズマ)エッチング法等を用いて、配線の端部をテーバー形状とする。配線の端部をテーバー形状とすることで、後工程で形成される膜等のカバレッジを良好なものとすることができる。

【0034】上記構成において、前記第1の導電層の増部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している部分(ケーパー都)は、第2の導電層と重なっていない領域であり、その領域の個は、第1の幅から第2の幅を差し引いた幅である。また、第2の導電層はテーパー形状とし、第1の導電層におけるテーパー部のテーパー角に比べて大きいとするのが望ましい。また、第3の導電層におけるテーパー形状とするのが望ましい。また、第3の導電層におけるテーパー部のテーパー角とほとんど同じにするのが望ましい。

【0035】本発明は、従来の配線または配線基板の作製プロセスに適合した、簡単な方法で配線の低低抗化を実現できる。そのため、設計の自由度および画案部における開口率の向上が可能となる。そして、配線がデーバー形状である導電層を含んでいるため、カベレッジを良好なものとすることができる。このような利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、画案部の面積が大きくなり大画面化しても十分に対応することが可能となり、数字導体装置の動作特性および信頼性を向上させることを可能とする。

### [0036]

【発明の実施の形態】本発明の実施形態について、図1 を用いて説明する。本実施形態では、本発明を利用した

50

TFTのゲート電極を備えた配線基板について説明する。

【0037】まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板、石英基板、シリコン基板、プラスチック基板、金属基板、可換性基板などを用いることができる。前記ガラス基板として、パリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスからなる基板が挙げられる。また、可設性基板とは、PET、PES、PEN、アクリルなどからなるフィルム状の基板のことであり、可換性基板を用いて半導体装置を作製すれば、軽量化が見込まれる。可換性基板の表面、または表面および裏面にアルミ膜(A10N、A1N、A10など)、炭素膜(DLC(ダイヤモンドライクカーボン)など)、SiNなどのパリア層を単層または多層にして形成ずれば、両久性などが向上するので望ましい。

【0038】また、下地絶縁膜11としては、酸化珪豆酸、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜11を形成する。ここでは下地膜11として2層協造(11a、11b)を用いた例を示したが、節記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。な好、下地絶縁膜を形成しなくてもより。

【0039】次いで、下地絶縁膜上に半導体層1-2をほる。半導体層12は、非晶質構造を有する半導体區を公知の手段(スパッタ族、LPCVD族、またはプラズマCVD法等)により成膜した後、公知の結晶化処型(レーザ結晶化法、熟結晶化法、またはニッケルなどの低膜を用いた熟結晶化法等)を行って得られた結晶質等等体膜を第1のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層12の厚さは25~80nm(好ましくは30~60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは建業または珪素ゲルマニウム(SiGe)合金などで形成すると良い。

『0040』次いで、半導体層』2を限う絶縁膜13℃形成する。絶縁膜13以プラズマCVD法またはスパック法を用い、厚さを40~150nmとして珪素を含む絶縁膜の単層まだは積層構造で形成する。なる、このに 縁度13はゲート絶縁膜となる。

『0041』次いで、絶縁膜13上に膜厚20~100 nmの第1の導電膜14と腹厚100~800 mmの[320] 2の導電膜15と膜厚20~100 nmの第3の導記□16とを積層形成する。ここでは、スパッタ法、プラズマCVD法等を用い、絶縁膜と接する第1の導電層としては、テャネル形成領域への拡散を防ぐためにWまたはMoを主成分とする導電膜(W、WMo、Mo等)を開いればよい。また、第2の導電層としては、Alfeiのよりを用いればよい。また、第2の導電層としては、Alfeiの描述が、また、第3の導□ を用いればよい。また、第3の導□ を用いればよい。また、第3の導□ を用いればよい。また、第3の導□ を見ては、コンタクト抵抗の低い下i(Ti、TiN

等)を主成分とする英電膜を用いればより。

【0042】次いで、第2のフォトマスクを用いてレジストマスク17aを形成し、『CPエッチング装置で使用いて第1のエッチング工程を行う。この第1のエッテング工程によって、第1万至第3の導電瓜14~16でエッチングして、図1(B)に示すように、端部にがいてテーパー形状を有する部分(テーパー部)を有する「30~20aを得る。

『0043』次いで、第2のプかトリソグラフィ工品で形成したレジストマスク170をそのまま聞い、『CPエッチング装置等を用いて第2のエッチングを行う。この第2のエッチング工程によって、第2の導電周190 および第3の導電局180を選択的にエッチングして図1(C)に示すような第2の導電局190および第3の導電局180を形成する。な場。この第2のエッチングの際、レジストマスク、第1の導電局200、発展四210が形成される。第1の導電局200、発展四210が形成される。第1の導電局200は、第1の高(関1)を行して39、第2の導電局190は、第3の高(関2)を行して39、第3の導電局180は、第3の高(関2)を行して39、第3の導電局180は、第3の高(関3)を行って36の高より大企く、第2の凸成第3の個より大企く、第2の凸成

【0044】なお、ここでは、絶縁回13の腹減りを分えるために、2回のエッテング(31のエッチング工団と第2のエッチング工団)を行ったが、圏1(で)に示すような電極格造(第3の導電圏18bと第2の導電「19bと第1の導電圏20bの移圏)が形成で全るのであれば、特に2回に限定されて、複数回であっても良いし、1回のエッチング工題で行ってもより。

《0045》このように本発明ではゲート配領が低極的な準電層で形成されているため、画家部の面積が大面別化しても十分駆動させることができる。もちろは、本窓明はゲート配線だけでなく、各種配線に用いることができ、基板上にこれらの配線が形成された配線基板を作品することができる。そして、このような配線が形成されている半導体装置の動作特性および信頼性を向上させることが可能でひる。

【0046】以上の格成でなる本発明について、以下に 示す実施例でもってさらに詳細な説明を行うこととす る。

100471

【実施例】以下に本発明の実施例を説明する総、徐定これらの実施例に限定されないことはもちろんでゆる。 【0048】 【実施例1】 本発明を利用したゲート電灯を備えた配象主板について、その協造の一例を以下に認明する。

【0049】まず、基板10上に下地路級以11をほご する。基板10としては、ガラス基板や石英基板やシリコン基板、金属基板または可接性基板の表面に絶景にど

形成したものを用いても良い。また、処理温度に耐えう る耐熱性を有するプラスチック基板を用いてもよい。 �� 実応例では、コーニング社製1737ガラス基板を用い

『『0050』また、下地絶縁膜11としては、酸化珪原 膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から 成る下地度11を形成する。ここでは下地膜11として 2層Ŕ遺 (11a、11b) を用いた例を示したが、酌 記絶縁膜の単層膜または2層以上積層させた構造を用い でも良い。なお、下地絶縁膜を形成しなくてもよい。本 10 実施例では、膜厚50nmの酸化窒化珪素膜11a (畑 成比Si=32%、O=27%、N=24%、H=17 %)を形成した。次いで、膜厚100mmの酸化窒化粧 素膜11b(組成比Si=32%、O=59%、N=7 %、H=2%)を形成した。

. 《0051》 抜いで、下地絶縁膜上に半導体層 12を泛 成する。半導体層12㎏、非晶質構造を有する半導体® を公知の手段(スパック弦、LPCVD法、またはプラ ズマCVD法等)により成膜した後、公知の結晶化処型 (レーザ結晶化法、熱結晶化法、またはニッケルなどの 20 **位媒を用いた熟結晶化法等)を行って得られた結晶質等** 導体膜を第1のフォトマスクを用いて所望の形状にパタ ーニングして形成する。この半導体層 12の厚さは25 ~80nm (好ましくは30~60nm) の厚さで形成 する。結晶質半導体膜の材料に限定はないが、好変しく は珪素または珪素ゲルマニウム(SiGe)合金などで 形成すると良い。本実施的では、プラズマCVD法を閲 り、55 nmの非晶質珪素膜を成膜した役、ニッケルで 含む溶液を非晶質珪素膜上に保持させた。 この非晶質症 素膜に脱水素化(500℃、1時間)を行った後、熱陰 晶化(550℃、4時間)を行い、さらに結晶化を改偽 するためのレーザアニール処理を行って結晶質珪素膜を 形成した。そして、この結晶質珪素膜をフォトリングラ フィ法を用いたパターニング処理によって、半導体層1 2を形成した。

【0052】故60で、半導体層12を覆う起幕膜13位 形成する。絶縁限13はプラスマCVD注まだはスペッ タ法を用い、厚さを40~1.50nmとして珪素を含む 絶縁膜の単層または積層接近で形成する。 なば、このに **縁膜13はゲート絶縁膜となる。本実版例では、プラス** マCVD法により110mmの厚さで酸化窒化珪素に (組成比Si=32%、O=59%、N=7%、H=2 %): で形成した。

【0053】 故いで、絶縁腹13上に膜厚20~100. nmの第1の導電膜14と膜厚100~800nmの第: 2の導電膜15と膜厚20~100nmの第3の導電瓜 16とを積層形成する。スパック法等により、絶縁にと 接する第1の導電層としては、チャネル形成領域への位 散を防ぐためにWまたはMoを主成分とする導電口 (W、WMo、Mo역) を用いればよい。また、第2の 50

導電層としては、AIを主成分とする低抵抗な導電厂 (Al. Al-Ti. Al-Sc. Al-Si等) を閲 いればよい。また、第3の尊電層としては、コンタクト 抵抗の低いTiを主成分とする導電に(Ti、TiN 等)を用いればより。本実施例では、スパック社によ 9、膜厚30nmのW腹からなる第1の導電取11ペと、 膜厚500nmのAIーTi膜からなる第2の等電<u>に</u>II 5と、膜厚50nmのTi限からなる第3の等電瓜10 とを積層形成した。第2の導電取15のTiの副合成1 %であり、ターゲットにAI-Tiを用いて形成した。 【0054】続いて、第1のエッチング処理を行う。□ 1のエッチング処理では第1のエッチング条件及び532 のエッチング条件で行う。本実施例では第1のエッテン グ条件として、『CP (Inductively Coupled Pless: 誘導結合型プラズマ)エッチング法を興い、エッテング 用ガスにBC12とC12とO2とを用い、それぞれのが ス流量比を65:10:5 (sccm) とし、1. 2P aの圧力でコイル型の電極に450WのRF(13.5€) 2)電力を投入してプラズマを生成して147秒のエッ チングを行った。 ここでは、松下電器産資(粧) 紅の [ CPを用いたドライエッテング装口 Codsi E645 一口』(CP)を用いた。 基板側(関係ステージ) にもる 00toRF (13.56分2) 紀力を投入し、実質的に公の 自己ペイアス電圧を印加する。第1のエッテング祭命で のレジネトに対するエッテング意底は285.5mm/ minであり、Al-Tiに対するエッチング速度配名 3.3. anm/minであり、WE対するエッチングご 度以133. 8 nm/m in でわる。 後线、 T iのエッ チング速度はA I ーT i とほとんど同じである。 図22 に示すように、この第1のエッチング条件によりA1一 Ti膜およびTi膜をエッテングして、端部がテーペー 形状である第2の導電局29岁よび第3の導電圏28代 得ち。/また、この第1のエッケング条件によって、A目 元下:腹岩上UT;圆のテーパー角限、約46°上位 る。なお、Wに対するエッテング意配的レジスト、で 1、A.I - T i 比比べて十分低いため、第1の時間口 8 0 は主として表面のみがエッテングされ、第2の尋包ご 29まよび第3の萬電局28と昼ならない質験がごく必

っている。 [0055] この①、レジストからならマスタ170公 除去せずに第2のエッテング条件に定立。エッテング同 ガスにCFoとClaとOaとを聞い、それぞれのガスに 最比全25:25:10 (sccm) &L. 1 Paの85 カでコイル型の電極に500%のRF(13.56分位)(つか を投入してプラズマを生成して30秒のエッチング全分 った。 基板側 (試際ステージ) に 6 2 0 WのRF (II). S 6個位)電力を投入し、実質的に负の自己ペイアス保証で 印加する。CF4とCI2とO2を混合した第2のエッケ ング条件ではW膜のみエッテングされる。 訂2のエッテ ング条件でのWに対するエッチング変配は124. 6回

m/m1 nである。なお、ゲート絶縁膜上に残渣を残す ことなくエッチングするためには、10~20%程度の 割合でエッチング時間を増加させると良い。

【0056】このように、第2のエッチング条件による 第1の導電層30のエッチングは、第1のエッチング条件により形成される第2の導電層29および第3の導電 層28 (およびレジスト27)をマスクとしている。そのため、第2のエッチング条件により形成される第1の 導電層20aの幅は、第1のエッチング条件によって制御すればよい。このような段階を経ることにより、不掩物領域となる領域の福を容易に制御することができる。

【0057】上記第1のエッチング処理では、レジスト からなるマスクの形状を適したものとすることにより、 基板側に印加するパイアス電圧の効果により第1の導電 . 層及び第2の導電層の端部がテーパー形状となる。この テーパー部の角度は15~45° とすればよい。こうし て、第1のエッチング処理により第1の導電層20aと .第2の導電層19 aと第3の導電層18 a から成る第1 の形状の導電層を形成する。ここでのチャネル長方向の 第1の導電層の福は、上記実施の形態に示したW1に相 当する。21 aはゲート絶縁膜であり、第1の形状の導 電層で覆われない領域は20~50m程度エッチングさ れ薄くなった領域が形成される。なお、ここでの第1の エッチング処理は、実施の形態に記載した第1のエッチ ング工程 (図1 (B)) に相当する。このようにして形 成された第1の形状の導電層のSEM写真を図2(A) に示す。

【0.058】次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチン

\*グ用ガスにBC1:とC1:とを用い、それぞれのガス**疣** 量比を20:60 (sccm) とし、1. 2PaのE力 でコイル型の電板に600MのRF (13.56Mt) 電力を 投入してプラズマを生成してエッチングを行った。 芸板 側 (試料ステージ) にも100WのRF (13.56Mb) 電 力を投入し、実質的に負の自己ペイアス電圧を印加す る。第2のエッチング処理では、Al-Ti膜およげT i 膜が選択的にエッチングされる。この第2のエッチン グによりA1一Ti膜およびTi膜のテーパー角は80 ・ となった。この第2のエッチング処理により第20年 電層19 bおよび第3の導電層18 bを形成する。一 方、第1の導電層20aは、第2の導電層や第3の尊電 層に比べてほとんどエッチングされず、第1の導電層2 O b を形成する。なお、ここでの第2のエッチング処理 は、実施の形態に記載した第2のエッチング工程(図1 (C) ) に相当する。このようにして、チャネル長方向 の第1の導電層の幅がW1、第2の導電層の幅がW2、 第3の導電層の幅がW3である第2の形状の導電層が影 成された。第2の形状の薄電層のSEM写真を図2

19 (B) に示す。

【0059】また、麦4に、Al-Ti膜のエッチングレートの面内ばらつきを考慮し、Al-Ti膜の下層に形成される膜のAl-Ti膜に対するエッチングレートの比が2~10であった場合に、エッチングされる下層膜の膜厚(単位はnm)を計算した結果を示す。このとき、Al-Ti膜の膜厚を500nmとし、面内で±5%のばらつきがあるものとして計算した。

[表4]

里を打り。こ	(1)	<b></b>	774	<del>-</del>				4	
				下角膜	-भ्राप्	定民也.			10
AFTのERの ばらつき(±1)	11 . 2	3	4	6		L	•		
はらいらばずり	300.0	200.0	- 150.0	120.0	.100.0		·* ·75.0	66.7	60.0
	350.0	233.4	175.1	140.1	118.7	100.0			70.0
	400.4	266.9	200.2	180.1	133.5	1144	100.1	89.0	
	450.7	300.5		. 180.3		,128.B			
		334.2				143.2		111.4	
- 6		368.0	276.0						
		402.0	301:5	241.2			150.7		
	654.2	436.1	327.1				- 163.5	155.0	141:1
	705.7	470.5							
10	757.6	505.1							162.6
. 5, 254	* 809.8								
12	.: 862.4	. 574.9	431.2					203.4	
	915.5	610.3	457.7						
14	969.0				323.0	2023	255.9	5:227.3	· 204
4.	1023.0	682.0	F. 511.5	409.2	<u> 341.U</u>	. 232.	1.1230		

【0061】表4で示すように、Al-Ti原に対する。エッチングレートのばらつきが大きくなるにつれ、エッチングされる膜厚は厚くなり、また、下層膜に対する選択比が上がるにつれてエッチングされる膜厚は薄くなる。この特性を利用すれば、所望の形状の配線を形成することが可能となる。

【00.62】このように本発明ではゲート配線が低抵抗な導電層で形成されているため、画素部の面積が大面積化しても配線遅延等の問題が生じることなく、十分駆動させることができる。そして、このような配線が形成さ 50

れている半導体装置の動作特性および信頼性を向上させることが可能である。

【0063】 [実施例2] 本実施例では、実施例1における第1のエッチング外理のうち、第1のエッチング外件における条件を変えた場合について、図3〜図6を用いて以下に説明する。ここでは、第1のエッチング条件における条件を変えているので、ゲート配線は実施例1における第2の等電層および第3の導電層の2層のみを形成しているが、実施例1における第1の導電層を下層として3層にした場合にも適用できる。

【0064】ます、1737ガラス基板10上に、スパック法により膜厚200nmの酸化窒化膜33を形成する。次いで、前記絶縁膜33上に、スパック法により、膜厚500nmのA1-Ti膜からなる第1の導電膜34と、膜厚100nmのTi膜からなる第2の導電膜35とを積層形成した(図3(A))。

【0065】続いて、第2の導電膜上にレジストを形成して、エッチング処理を行う。このエッチング処理は、実施例ではエッチング処理として、ICP (Inductively Coupled Plasma:誘導結合型プラズマ) エッチング法を用い、1.2Paの庄力で、エッチング用ガスにBC12とで112とを用いた。そして、それぞれのガス流量比と、コイル型の電極および基板側 (試料ステージ) に印可する電力を表5に示すように変化させてエッチングを行った(図3(B))。このエッチング処理により、レジスト、第2の導電膜35および第1の導電膜34はエッチングされ、第2の導電膜37および第1の導電層38が形成される。また絶縁膜もエッチングされて40に示す形状の絶縁膜となる。

[0066]

TSKI

1 ax 0	, ,	•			
	100	Bias	ガス・	流量	1カガ 時日
杂件	. (1).	· (II)		(5 CCE)	(2)
-	100	300	BCI, : CI,	60:20	268
	300	300	BCI, CI,	E0: 26	168
3	7.00.	300	BCJ, : Ct,	.68:20	159
	500	108	BCI, : CI,	50:20	175.
5	500-	200	BCI; : CI,	60 : 20	147
-	500	400	BC1. : C1.	60 : 20	147
	500	300	BC1, : C1,	20:60	64
	500	300	BCI, : CI,	40 : 40	81
1 :	500	300	BCI, : CI,	70:10	350

\* 【0067】表5で示す条件によって得られる導電層を SEMにより15000倍にて観察した形状を図4~図 6に示す。図4 (A) は条件1により形成された導電層 であり、図4 (B) は条件2により形成された導電層で あり、図4 (C) は条件3により形成された導電層であ る。また、図5 (A) は条件4により形成された導電層 であり、図5 (B) は条件5により形成された導電層で あり、図5 (C) は条件6により形成された導電層であ る。また、図6(A)は条件7により形成された導電**層** であり、図6 (B) は条件8により形成された導電層で あり、図6 (C) は条件9により形成された導電層であ る。図4からコイル型の電極に印加する電力が高くなる につれて、テーパー角が大きくなることが分かる。 図 6 から基板側に印加する電力が高くなるにつれて、テーパ 一角が大きくなることが分かる。 図6からBC 120ガ ス流量が大きくなるにつれて、テーバー角が大きくなる ことが分かる。このように、条件によって得られるテー パー部の角度が変わることがわかる。また、表6に表5 で示した条件により得られたエッチングレートを示す。 さらに、それぞれの膜に対する選択比を表7に示す。 A 1ーTiとWとの選択比が大きな条件で異方性エッチン グが可能となり、所望の形状の導電層を形成することが できる。

[0068]

\* 30

_						•	<b>+</b> 30 ·					
10				プス済皇	10000	(- i n)	100 21 (	na/ain)	T (nu	/min)	SiON .(r	ni/sin)"
1		ICP	B125			(3.0)	(Ave)	(30).	· (Ava) .	(3 0)	(syA)	. (3-0)
	杂件	(V)	(1)	(SCCE)		39.3	122 4	. 33. 1	37.1.	6.4	38, 4:	1.1
1	1.			60:.20		51.4	157.9	36.7	59.4	16. 2	66.4	2.9
.1	2	300	300	60:20 60:20	269 1	63 2	263.1	33.2	110.7	: 1214	107:-5	12.0
	. 3.	700	300	100.20	1.726 7	40.6	133 7	26.3	41. 4	17. 0	56, 0.	. 1.2
-	4	.500	100	60 ± 20	246 8	1	199. 6	21.7.	69.1	.22.3	. 81. 8.	. 2.8
.1	. 5	500	200	60 : 20 60 : 20	251 0	55.2	255.3	24.4	102: 6	- 21.3	104.0	13.4
- [	-	500	400	100.20	7 035	1111 0	395. 2	70.7:-	127.8	-43.3	104:0	· 17. 6"
'	_7_		300	20:60	105 6	116.5	351, 1	62.2	112.4.	:39.4	:101:0	16.8
٠,۶	8	500	_	70:10		24.2	148.6	17.7	ELO.	10.8	99. 3	9.7
1	9	500	1 300	10:10	142 3						***	

[0069]

20 . 【表7】

		•				70		~				1
_	.,	A1 - Y	4.40 H	20.711	<b>317</b> 2	SHEET H	WE3	176	択比	SONE	77.8	医积胜
ν.	A-51-	71.9.50	医QN SON		. W	SON	N-Si	レバスト	SON	<b>N</b> -S	W.W.	
<u>11</u>	<u> </u>	4.55	3.01	0.73	3.30	3 19	0.22	0.30	0.97	0.23	0.31	1,00
4	• 1.38	.399	3 6 7	0.84	3.33	2.98	0.25	, 0.30	0.89			
-4	1.20.	237	244	1.00	2.38	2.45	0.42	0.42	.1.03		0.41	
-1	1.00	5.72	423	0.56	3.23	2.39	0.17	0.31	0.74	0.24		12
=	124	357	3 02	0.81	2.B9	244	· 0.28	.0.35		0.33		1.11
_	0.08	2 45	~ 2.41	.1.02	2.49	. 2.48.	0.41		. 0.00	,0.41	0.41	
÷Ħ	1.90	5.88	7.22	0.53	3.09	3.80	0.17	0.32	1.23	0.14	0.29	
8	1.41	4.41	4.91	:0.71	9.12	3.47	0.23	7 7 7 7	1 7.11:	0.70		133
~~	0.06	2 22	1 43	1 04	2.44	1.50	0.43	141	. U.S.	U.70	0.50	

【0070】以上のことから、条件を変えることで、所望の形状の導電層を得ることができる。また、画素部の 面積が大面積化しても配線遅延等の問題が生じることな く、十分原動させることができる。そして、このような 配線が形成されている半導体装置の動作特性および信頼 性を向上させることが可能である。  $^{\prime}$ 

【0071】 [実施例3] 本実施例では、実施例1で形成した配線にプラズマ処理を行う場合について、図17を用いて説明する。なお、本明細書中においてプラズマ処理とは、気体をプラズマ化した雰囲気中に試料を曝す処理を指す。

【0072】まず、実施例1にしたがって、図1 (C) の状態を得る。なお、図17 (A) と図1 (C) は同じ状態を示し、対応する部分には同じ符号を用いている。

大阪を示し、対応する部分には同じ行うを高いている。 【0073】そして、形成された配線に酸素もしくは酸素を主成分とする気体、またはH2Qを用いてプラズマ 10 処理を行う。(図17(B))プラズマ処理は、プラズマ発生装置(プラズマCVD装置、ドライエッチング装置、スパッタ装置等)を用いて、30秒~20分(好ましくは3~15分)行う。さらに、ガスの流量を50~300sccm、基板の温度を室温~200度、RFを100~2000Wとして処理するのが望ましい。プラズマ処理を行うことで、3層構造からなる導電層のうちA1、またはA1を主成分とする合金もしくは化合物からなる導電層から成る第2の導電層19bが酸化されやすいため、該第2の導電層19bにおいて、他の導電層とない部分22が酸化される。そのため、ヒロックやウイスカー等の突起物の形成等をさらに低減することが可能となる。

【0074】もちろん、レジスト17bを除去するために、酸素もしくは酸素を主成分とした気体、またはHig Oによるアッシングを行えば、第2の導電層における概呈部分が酸化されるが、レジスト17bを除去した後に、プラズマ処理を行う方が、十分な酸化膜を形成しやす

【0075】このようにして本発明ではゲート配線が低 30. 抵抗な導電層で形成されているため、画素部の面積が木 面積化しても配線遅延等の問題が生じることなく、十分 駆動させることができる。そして、このような配線が形 成されている半等体装置の動作特性および信頼性を向上 させることが可能である。

【0076】 [実施例4] 実施例1乃至3とは異なる配 京の構造に本発明を適用して配線基板を作製する例につ いて、以下に図7を用いて設明する。

【0077】ます、 生板10としては、ガラス芸板や石 英基板やシリコン基板、 金属基板または可撓性基板の表 面に絶縁膜を形成したものを用いても良い。また、 処理 温度に耐えうる耐熱性を有するプラスチック芸板を用い てもよい。 本実施例では、コーニング社製1737ガラ ス基板を用いる。

【0078】 大いで、基板10上に膜厚20~100 nmの第1の導電膜44と膜厚100~800 nmの第2の導電膜45と膜厚20~100 nmの第3の導電膜46とを積層形成する。ここでは、スパッタ法を用い、絶縁膜と接する第1の導電層としては、基板10からの不純物の拡散を防ぐためにWまたはMoを主成分とする導50

電膜を用いればよい。また、第2の導電層としては、A 1またはCuを主成分とする低抵抗な導電膜を用いれば よい。また、第3の導電層としては、コンタクト抵抗の 低いTiを主成分とする導電膜を用いればよい。本実施 例では、スペッタ法により、膜厚30nmのMo膜から なる第1の導電膜44と、膜厚500nmのAl-Ti 膜からなる第2の導電膜46とを積層形成する。

【0079】そして、エッチング処理を行う。エッチン グ処理では第1のエッチング条件及び第2のエッチング 条件で行う。 本実施例では第1のエッチング条件とし て、ICP(Inductively Coupled Plasma:誘導結合型 プラズマ) エッチング法を用い、エッチング用ガスにB ClzとClzとOzとを用い、それぞれのガス流量比を 65:10:5 (sccm) とし、1. 2Paの圧力で コイル型の電極に450VのRF (13.56Hb) 電力を投 入してプラズマを生成してエッチングを行う。 ここで は、松下電器産業(株)製のICPを用いたドライエッ チング装置。(Model E 6.45-ロ I CP) を用いた。 基 坂側 (試料ステージ) にも300 NORF (13.56Mb) 電力を投入し、実質的に負の自己パイプス電圧を印加す る。この第1のエッチング条件によりA1一Ti膜およ UT i 膜をエッチングして第1の導電層の端部をデーパ 一形状とする。また、この第1のエッチング条件によっ て、Al—TigaLUTigoデーバー角は、約45 · となるが、Moltエッチングされない。

【0080】この後、レジストからなるマスタ47を除 去せずに第2のエッチング条件に変え、エッチング用ガ スにCF4とCliとOiとを用い、それぞれのガス流量 比を25:25:10 (secm) とし、1Paの圧力 でコイル型の電極に5.0 0 WORF (13.56Mz) 電力を 投入してプラズマを生成してエッチングを行う。基板側 (試料ステージ) にも201のRP (13.56版2) 電力を 投入し、実質的に負の自己メイアス電圧を印加する。 C F4とC11とO1を混合した第2のエッチング条件では Mo膜のみエッチングされる。なね、ゲート絶縁接上に 技権を抜すことなくエッチングするためには、10~2 0%程度の割合でエッチング時間を増加させると良い。 【0081】上記エッチング処理では、レジストからな るマスクの形状を適したものとすることにより、基板側 に印加するパイアス電圧の効果により第1の導電層及び 第2の尊電層の端部がテーパー形状となる。このテーペ 一部の角度は15~4.5° とすればよい。こうして、エ ッチング処理により第1の導電層50と第2の導電層4 9と第3の導電層48から成る導電層を形成する。 【0.082】次いで、導電層を覆う絶縁膜51を形成す

[0.082] 次いて、専電層を扱う絶縁展51を形成する。 絶縁度51はプラズマCVD法またはスペック法を用い、厚さを40~150nmとして珪素を含む絶縁度の単層または積層構造で形成する。 本実施例では、ブラズマCVD法により110nmの厚さで酸化窒化珪素膜

(組成比Si=32%、O=59%、N=7%、H=2 %) で形成する。

【0083】次いで、絶縁膜51上に半導体層52を形 : 成する。半導体層 5 2 12、非晶質構造を有する半導体段 を公知の手段(スパッタ法、LPCVD法、またはプラ メマCVD法等)により成膜した後、公知の結晶化処理 (レーザ結晶化法、熱結晶化法、またはニッケルなどの 触媒を用いた熱結晶化法等)を行って得られた結晶質や 導体膜をフォトマスクを用いて所望の形状にパターニン グルて形成する。この半導体層52の厚さは25~30 · O'nm (好ましくは30~150 nm) の厚さで形成す る。結晶質半導体膜の材料に限定はないが、好ましくは 注案または珪素ゲルマニウム (SiGe) 合金などで形 成すると良い。本実施例では、プラズマCVD法を閲 b、55nmの非晶質珪素膜を成膜した後、レーザアニ 一ル処理を行って結晶質珪素膜を形成する。そして、こ ....の結晶質珪素膜をフェトリングラフィ法を用いたパタ ニング処理によって、半導体層52を形成する。

《0084》このようにして本発明ではゲート記録が係抵抗な導電層で形成されているため、逆スタガ格造のT 20 FTを用いた場合においても、画素部の面積が大面積化しても配線遅延等の問題が生じることなく、十分駆倒をせることができる。そして、このような配線が形成されている半導体装置の動作特性および信頼性を向上させることが可能でかる。

《0085》 [実施例5] 本実施例では本発明を利用した配線基板の一例として、アクティプマトリクス基板の作型方法について図8~図1』を用いて説明する。 公お、本明細舎ではCMOS回路を有する駆動回路と、ご案TRT、保持容量とを有する画案部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼吸

《0086》まで、本実施例ではコーニング社の#7059ガラスを#1737ガラスなどに代表されるパックムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板 400を用いる。なお、基板 400としては、石英基板やシリコン基板、金属基板または可換性基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラステック 業板を用いてもよい。

N=24%、H=17%)を形成した。次いで、下地口 401の二層目としては、プラズマCVD法を用い、S i H4、及びNi Oを反応ガスとして成膜される酸化塩促 珪素膜401bを50~200nm (好定しく成100 ~150m) の厚さに積層形成する。本実施例では、口 厚100nmの酸化窒化珪素質401b (組成此Si = 32%、O=59%、N=7%、H=2%)を形成する。

20

【0088】 次いで、下地原上に半導体層4回2~4回 6を形成する。半導体層402~406以公知の手段 (スパック法:LPCVD&、またはプラズマCVD签 等) により25~300 nm (好変しくは80~200 n m) の厚さで半導体膜を成竄し、公知の結晶化磁 (レ ーザ結晶化法、RTAマファーネスアニール炉を聞いた 然結晶化法、結晶化を助長する金属元素を用いた熟繕() 化法等)により結晶化させる。そして、得られた結協口 半導体膜を所望の形状にパターニングして半導体間 3 ⑩ 2~406を形成する。前記半導体区として成、非価口 半導体膜や微結晶半導体(1)、結晶質半導体限など部(1) り、非晶質珪素ゲルマニウム膜などの非晶質格遊を行う る化合物半導体膜を適用しても良い。本実均例では、プ ラズマCVD法を用い、55 mmの非晶質珪案膜を成立 する。そして、ニッケルを含む溶液を非晶質珪素以上に 保持させ、この非晶質珪繁膜に脱水繋化(5 0 0℃、1 時間)を行った後、熟結晶心(550℃、4時間)を行 って結晶質珪素膜を形成する。そして、フェトラングラ フィ法を用いたパターニング処理によって半導体四4回 2~4062FRT6.

《0089》 また、レーザ結晶化盐で結晶質学導体口企 作製する場合には、レーダとして、産族発展をただパル ス発振の固体レーザまたは気吹レーザまたは金瓜レージ などを用いることができる。なお、前記固然レーダとし ては連続発振またはパルス発行のYAGV一切。 TVO OV-F. YLFV-7. YAIOOV-F. MIZV ザ、ルビーレーダ、アレキタンドライドレージ。 Ti: サファイアレーザ等がある。前兄気だレージとしてはご 続発振まだはパルス発码のエキシマレーマ、 Aェレー ザ、KIV-ザ、CO2V-ザ等があり、前記会CV-ザとしてなヘリウムカジミウムレージ。角弦気レーで、 金蓋気レーザが挙げられる。これらのレーザを用いる〇 合化は、レーザ発振器から放射されたレーグビームを定 学系で象状に策光し半導体膜に照射する方法を用いると 良い。結晶化の条件は実施者が適置選択するものでしる が、パルス発振のエキシャレーずを用いる場合はパルス 発振問放数300 Hroとし、レーダーエネルギー磁配び 100~1200m/c3、代表的CR100~700CJ /ar (F호타(1200~300m/cr))는 수 등。 요 た、パルス発振のYAGVーザを用いる場合に似その口 2高調波を用いバルス発掘周波取1~300円でとし、 50 レーザーエネルギー密度を300~1800は/65、係

\_11S<del>-</del>

表的には300~10.00mJ/cm² (好ましくは350 ... ,~500mJ/cm²) とすると良い。そして幅100~10 O O μm、例えば4 O O μmで線状に集光したレーザ発 を基板全面に渡って照射し、この時の線状ピームの重ね。 合わせ率 (オーパーラップ率) を50~9.8%として行 ってもよい。また、連続発振のレーザを用いるときのエ ネルギー密度は0.01~100MW/cm²程度 (例 ましくは0.1~10MW/cm²) が必要である。そ して、0.5~2.000cm/s程度の速度でレーザビ 一ムに対して相対的にステージを助かして照射する。 【0090】しかしながち、本実施例では、結晶化を助。 長する金属元素を用いて非晶質珪素膜の結晶化を行った ため、前記金属元素が結晶質珪素膜中に残留している。 そのため、前記結晶質珪素膜上に50~100ヵmの非 晶質珪素膜を形成し、加熱処理(RTA法令ファーネス アニール炉を用いた数アニール等)を行って、該非晶質 珪素膜中に前記金属元素を拡散させ、前記非晶質珪素口 は加熱処理後にエッチングを行って除去する。このよう にすることで、前記結晶質珪素膜中の金属元素の含有凸 を低減または除去することができる。

【0.091】もちろん、レーザ結晶化法のみを行った論品質半等体膜を用いて下下を作毀することもできるが、金属元素を用いる熱結晶化法およびレーザ結晶化磁を組み合わせれば結晶質半等体膜の結晶性が向上しているため、TFTの電気的特性が向土するので望ましい。例えば、レーザ結晶化法のみを行った結晶質半等体膜を用いてTFTを作毀すると、移動度は300cm²/೪ s程度であるが、金属元素を用いる熱結晶化法およびレーザ結晶化法を行った結晶質半等体膜を用いてTFTを作毀すると、移動度は500~600cm²/೪ s程度と誇しく向上する。

【0092】また、半導体層 402~406を形成した 扱、TFTのしきい値を制御するために微量な不純物元 案(ボロンまたはリン)のドーピングを行ってもよい。 《0093】状いで、半導体層 402~406を預うゲート 一ト 地縁膜 407を形成する。ゲート 地縁膜 407はプーラズマCVD 法またはスパッタ法を用い、厚きを 40~ 150nmとして珪素を含む 地縁膜で形成する。本実に 例では、プラズマCVD 法により110 mmの 口さで口 化窒化珪素膜(組成比S1=32%、0=59%、N=40 7%、H=2%)で形成した。勿論、ゲート 地縁膜は配 化窒化珪素膜に限定されるものでなく、他の珪素を含む 地縁膜を単層または 積層 報章として用いても良い。

な電気的特性を得ることができる。

【0095】次いで、ゲート絶縁度407上に度口20~100nmの第1の導電度408aと、健康100~800nmの第2の導電度408bと、度同20~100nmの第3の導電度408cを積層形成する。本実に例では、膜厚30nmのWN度からなる第1の導電に408aと、膜厚370nmのAI一Sに限からなるほ2の導電度408bと、膜厚39nmのTIN度からなる第3の導電原408cとを積層形成する。

【0096】なお、本実施例では、領水の導電取408 aをWNとしたが、特に限定されず、領1の導電取として、WやMoから選ばれた元宗、または前記元素を主取分とする合金もしくは化合物からなる導電層で形成してもよい。また、第2の導電膜4086をAI一Scとしたが、特に限定されば、AIRで、AIRを主成分とする合金もしくは化合物がらなる導電層で形成してもよい。また、第3の導電膜408cでTiNとしたが、特に配定されず、下iや、Tiを主成分とする合金もしくは化合物からなる導電層で形成してもよい。

【0097】次に、フェトリングラフィ法を願いてレジ ストからなるマスク410~415を形成し、 電框及び 配線を形成するための領1のエッチング処理を行う。 口 1のエッチング処理では第1のエッチング条件及び第2 のエッチング条件で行う。(図3(四))本実施例で位 第1のエッチング条件として、ICP (Inductive lyCon) pled Plasma:誘導結合型プラズヤ)。エッテング法企同 :・い、エッチング用ガスにエッチング用ガズにBC laと C 1 2 と O 2 と を用い、それぞれのガス流送比仑 3 5: 1 0:5 (s'ccm) とし、1:2 Paの圧力でコイル豆. の電極に4·5 00のRF (13.56円2) 電力を設入してプ ラズマを生成してエッチングを行う。基板们(製料ステ ージ)にも300DのRF (13.56EE) 邑力を迎入し、 実質的に負の自己パイアス選圧を印知する。 この[31]の エッチング条件によりA.I.ーScieおよびTiNEでエ ッチングして第2の導属層および頷3の導電層の賠留企 テーパー形状とする。また、この第1のエッテング気が kent, al-screentingof-r-a は、約45°となるが。WN原はほとんピエッテングを 202805 ·

【0098】この記、レジストからなるマスクム10~415を除去せずに第2のエッチング条件に記念、エッチング用ガスにCFaとClaとOaとを期が、それぞれのガス流弦比を25.30 (cccm)とし。1 Paの圧力でコイル型の電額に500Wの根下(13.5℃ ht)電力を投入してアラズマを生成してエッチングを行う。基板側(試料ステージ)にも20Wの限下(13.5℃ ht)電力を投入し、実質的に負の自己ペイアス短距を閉加する。な然、ゲート絶縁度上に残確を致すことなくエッチングするためには、1.0~20%程度の割合でエッチング時間を増加させると良い。

【0099】上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するパイアス電圧の効果により第1万至第3の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層と第3の導電層が5成る第1の形状の導電層417~422(第1の導電層417~422。と第2の導電層417)と~4226と第3の導電層417~422。 を形成する。416はゲート絶縁膜であり、第1の形状の導図 10層417~422で覆われない領域は20~50nm程度エッチングされ刻くなった領域が形成される。

【0100】次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。(図8(C))ここでは、エッチングガスにBC11とC11とを用い、それぞれのガス流域比を20:60(sccm)とし、1.2 Paの圧力でコイル型の電極に600VのRF(13.5% では)電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも100VのRF(13.56% は)電力を投入し、実質的に負の自己パイアスは圧を印加する。第2のエッチング処理では、A1一Sc膜およびTiN膜が選択的にエッチングされる。この時、第2のエッチング処理により第2の導電層4286~433bおよび第3の導電層428c~433cを泛成する。一方、第1の導電層417a~422aは、ほとんどエッチングされず、第2の形状の導電層428~433を形成する。

【0.10.1】このように第1のエッチング工程および第2のエッチング工程により、本発明の将成を利用したゲート電極428~431、保持容量の一方の電極432およびソース配線433が形成される。

【0102】そして、レジストからなるマスクを除去でずに第1のドーピング処理を行い、半導体層に n型を付与する不純物元素を低線度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ屋を1×1013~5×1013/cm²とし、加速電圧を40~80ke Wとして行う。本実施例ではドーズ屋を1、5×1013/cm²とし、加速電圧を60ke Vとして行う。 n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒弱(As)を用いるが、ここではリン(P)を用いる。この場合、導電層428~433が n型を付与する不純物元素に対するマスクとなり、自己 整合的に不純物領域423~427が形成される。不ご物領域423~427には1×1010~1×1020/cm³の設度範囲で n型を付与する不純物元素を添加分る。

【0103】レジストからなるマスクを除去した後、所たにレジストからなるマスク434a~434cを形成して第1のドーピング処理よりも高い加速電圧で第2の 50

ドーピング処理を行う。イオンドープ法の条件はドーズ 量を1×10<sup>18</sup>~1×10<sup>16</sup>/cm<sup>2</sup>とし、加速電圧登 60~120keVとして行う。ドーピング処理はほ2 の導電層4286~4326を不純物元素に対するマス クとして用い、第1の導電層のテーパー部の下方の学び 体層に不純物元素が添加されるようにドーピングする。 続いて、第2のドーピング処理より加速電圧を下げてほ 3のドーピング処理を行って図9(A)の状態を忍る。 イオンドープ法の条件はドーズ仕を1×100~1×1 017/am2とし、加速電圧を50~100ke Vとして行. う。第2のドーピング処理および第3のドーピング処心 により、第1の導電層と重なる低温度不純物領域48 6, 442, 448kk1 x 1010~5 x 1010/cm 3の線度範囲でn型を付与する不純物元素を添加され、 高温度不純物領域435、441、444、447区配 1×1.0!9~5×1 020/cm3の没度低風でn型を衍 与する不純物元素を添加される。

【0104】もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理は1 回のドーピング処理で、低温度不純物領域および高江口 不純物領域を形成することも可能である。

【0105】 及いで、レジズトからなるマスクを除会し た後、新たにレジストからなるマスクイ500~450 cを形成して第4のドーピング処理を行う。この貸4の ドーピング処理により、アダヤネル型TFTの活性口と なる半導体層に前記一導電型とは逆の導電型を付与する 不純物元素が添加された不純物領域450、454、4 59、460を形成する。第2の尊紀門4280~45 2aを不純物元素に対するマスクとして関い、「空企公」 ・与する不純物元素を添加して自己盛合的に不純物質ほ企 形成する。本実施例では、不純物領線458、454、 4.59、460はジボラン (BaHo) を用いたイオンド ープ法で形成する。(图 g (B) )。この釘4の『一ピン グ処理の際には、nチャネル型TETを形成する学习公 層はレジストからなるマスクム50a~450cで回む れている。第1万至3のドーピング処理によって、不行 物質域438、439にはそれぞれ異なる注配でリンプ 茶加されているが、そのいでれの領域においてもp型で 付与する不純物元素の溢底で1×1000~6×1020c0 oms/cm²となるようにドーピング処理することにより。 p チャネル型TFTのソース領党およびピレイン領Ce して機能するために何ら問題は全じない。

《0106》以上までの工窟で、それぞれの学习体□に 不纯物領域が形成される。

【0107】次いで、レジストからなるマスタ4500 ~450cを除去して第1の層間絶縁取461を形成する。この第1の層間絶縁取461として成、プラズマC VD注またはスパッタ法を開い、即きで100~200 nmとして珪素を含む絶縁取で形成する。本実施例では、プラズマCVD法により順収150nmの除化定成

珪素膜を形成した。勿鈴、第1の層間絶縁膜461は殿 化窒化珪素膜に限定されるものでなく、他の珪素を含む 絶縁膜を単層または積層格造として用いても良い。

【0108】、次いで、図9 (C) に示すように、レーザ ピームを照射して、半導体層の結晶性の回復、およびそ れぞれの半導体層に添加された不純物元素の活性化を行 う。用いるレーザは、連続発振またはパルス発振の固修 レーザまたは気体レーザまたは金属レーザが望ましい。 特にYAGレーザを用いたレーザアニール法を行うのが、 好ましい。連続発振のレーザを用いるのであれば、レー 10 ザ光のエネルギー密度は0.01~100MW/cm<sup>2</sup> 程度(好ましくは0.01~10MW/cm²)が必疑 であり、レーザ光に対して相対的に基板を0.5~20 00cm/sの速度で移動させる。また、パルス発振の レーザを用いるのであれば、周波数300Hzとし、レ ーザーエネルギー密度を50~90 mJ/cm² (代表的に は50~500叫/四)とするのが望ましい。このと を、レーザ光を50~98%オーパーラップさせても良 い。また、第2の導電層において第1の層間絶縁膜に彼 する領域が十分に酸化していることなどにより、加熱処 20 理を行ってもヒロックやウイスカー等の突起物が形成さ れない場合は、ファーネスアニール炉を用いる窓アニー ル法やラピッドサーマルアニール法(RTA法)を適圏 することができる。

【○109』また、第1の層間絶縁膜を形成する前に知然処理を行っても良い。ただし、用いた配線が熱に弱い場合には、本実施例のように配線等を保護するため層同絶縁膜(建案を主成分とする絶縁膜、例えば窒化理幻聴)を形成した後で活性化処理を行うことが好ましい。【○110】そして、加熱処理(300~450℃で1~12時間の熱処理)を行うと水素化を行うことができる。この工程は第1の層間絶縁膜461に含まれる水気により半導体層のダングリングボンドを終端する工程である。第1の層間絶縁膜の存在に関係なく半導体層を水案化することができる。水案化の他の手段として、プラズマ水案化(プラズマにより励起された水案を用いる)や、3~100%の水案を含む雰囲気中で300~450℃で1~12時間の加熱処理を行っても良い。

【0111】次いで、第1の層間絶縁膜461上に無約 絶縁膜材料または有機絶縁物材料から成る第2の層間絡 40 縁膜462aを形成する。本実施例では、膜取1.6g mのアクリル樹脂膜を形成したが、粘度が10~100 0cp、好ましくは40~200cpのものを用い、最 面に凸凹が形成されるものを用いる。また、有機樹脂瓜 を用いない場合は図21で示すような形状の第2層間沿 線膜462bが形成される。

『①112』本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第2の層間絶縁膜を形成することによって画案電極の表面に凸凹を形成した。また、画案①をの表面に凹凸を持たせて光散乱性を図るため、画案②50

極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画案部は域の基板上に適宜設ければよい。 こうして、凸部を行う 絶縁膜の表面に形成された凸凹に沿って画案電極の设置 に凸凹が形成される。

【0113】また、第2の層間絶縁膜462aとして設面が平坦化する膜を用いてもよい。その場合は、画景口極を形成した後、公知のサンドプラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射で防ぎ、反射光を散乱させることによって白色度を増加させることが好楽しい。

【0114】そして、駆動回路506に続いて、各不に 物領域とそれぞれ電気的に接触する配線463~467 を形成する。なお、これらの配線は、膜即50mmのT i 膜と、膜厚500mmの合金皿(Aletilの合金 膜)との積層膜をパターニングして形成する。もらる ん、二層格造に限らず、単層格造でもよいし、三層風上 の積層構造にしてもよい。また、配線の材料として低、 Aletic限らない。例えば、Tan面上にAlec uを形成し、さらにTi度を形成した積層面でパターニ ングして配線を形成してもよい。(图10)

【0115】また、画案部507においては、面案区に470、ゲート配線公69、接続電紅468を形成がる。この接続電極468によりソース配線(4330~433cの積層)は、画芸TFTと運気的な接続が形成される。また、ゲート配線469は、通話TFTのゲート電極と電気的な接続が形成される。立定、画案電に470は、画案TFTのドレイン領域442と電気的な役続が形成され、さらに保持容量を形成する一方の電にとして機能する半導体層458と電気的な接続が形成される。また、画素電極470としては、A1またはAGを主成分とする度、またはそれらの積層度等の反射性のではれた材料を聞いることが望ましい。

【0116】以上の数にして、mチャネル数でドするの1とpチャネル型でドする02からなるCMOS回応、及びnチャネル型でドする03を有する数的回路506と、画家でドする04、保持客員505とを有する面は部507を同一基板上に形成することができる。こうして、アクティブマトワクス基板が完成する。

【0117】 駆動回路506のmチャネル型TFT50 1はチャネル形成領域437、ゲート電極の一部をほに する第1の導電層4280と風なる低級底不純物領域4 36(GOLD領域、ソース領域またはドレイン領域 として機能する高級度不純物領域452を打している。 このnチャネル型TFT501と侵続466で統立して CMOS回路を形成するカチャネル型TFT502に成 チャネル形成領域448、ソース領域またはドレイン団域として機能する高級度不純物領域464と、n型を份 ・与する不純物元素およびp型を付与する不純物元素が引 入された不純物質域453を有している。また、カチャー

ネル型TFT503にはチャネル形成領域443、ゲー ト電極の一部を構成する第1の導電層430 a と風なる 低減度不純物領域442 (GOLD領域)、ソース領域 またはドレイン領域として機能する高温度不純物領域4 5 8を有している。

【0118】 画案部の画案TFT504にはチャネル形 成領域446、ゲート電極の外側に形成される低線度不 純物領域445 (LDD領域)、ソース領域またはドレ イン領域として機能する高線度不純物領域458を有し ている。また、保持容量505の一方の電極として機能 する半導体層には、n型を付与する不純物元素およびp 型を付与する不純物元案が訴加されている。 保持容別 5 0.5 は、絶縁膜416を誘電体として、電極 (4320 ~432 cの積刷 と、半導体層とで形成している。

**【0119】 本実施例の画案構造は、プラックマトリク** スを用いることなく、画素電極間の隙間が進光されるよ うに、画素電極の端部をソース配線と重なるように配回・ 形成了否。

【0120】また、本実施例で作毀するアクティプマト リクス基板の画案部の上面図を図111に示す。なお、圏 8~図11に対応する部分には同じ符号を用いている。 図1.0中の鎖線A-A・は図4-1中の鎖線A-A・で図 断した断面図に対応している。また。図10中の鎖線B 一B。 は図11中の鎖線B一B。で切断した断面図に対 応している。

『0121』このようにして作製された配線は低抵抗化 が実現されており、該配線を有する配線基板は画案部の 大面積化しても配線遅延等の問題が生じることなく、十 分道的でき得るものとなっている。 .

『0122』なお、本実施例は実施例1万至4のいずか かーと自由に組み合わせることが可能である。

【0123】 [実施例6] 本実施例では、実施例5で停 製したアクティブマ トリクス基板から、反射型液晶衰示 装置を作製する工程を以下に説明する。 説明には図12 を用いる。本実施例では本発明の記録がないが、実施例 5で作製されるアクティブマトリクス基板を用いている ため、本発明を適用していると官立る。

【0124】まず、実施例5に従い、図10の状態のア クティブマトリクス基板を得た後、図10のアクティブ マトリクス基板上、少なくとも画業電板470上に配向 頭567を形成しラピング処理を行う。なお、本実施Ø では配向膜5.67を形成する前に、アクリル樹脂膜等の 有機樹脂膜をパターニングすることによって基板間隔を 保持するための往狭のスペーサ572を所望の位置に珍 成した。また、往状のスペーサに代えて、球状のスペー せを基板全面に協物してもよい。

【0125】 次いで、対向基板569を用意する。次い

膜573を形成する。赤色の着色層570と骨色の疔色 屑571とを重ねで、遮光部を形成する。また、赤色の 着色層と緑色の着色層とを一部重ねて、遮光部を形成し COLOR

【0126】本実施例では、実施例5に示す基板を用い ている。従って、実施例5の画案部の上面図を示す图1 1では、少なくともゲート配領4.69と面景電紅470 の間隙と、ゲート配線4.69と接続電極4.8.8の間口 と、接続電極468と画象電紅37.0の間酸を弦流であ 必要がある。本実施例では、それらの途光すべき位口に 着色層の積層からなる遮光部が風なるように各着色圏で 配倒して、対向基板を貼り合わせた。

【0127】このように、プラックマスク等の産光国会 形成することなく、各面素同の隙間を着色層の積層から なる遮光部で遮光することによって工程級の低減を可信 202

『0128』次いで、平坦化図573上に透明専電口か らなる対向電極576を少なくとも画家部に形成し、公 向基板の全面に配向度574を形成し、ラピング処立企 MUR.

【0129】そして、画案部と駆動回路が形成されたア クティプマトリクス基板と対向基版と企シール対568 で貼り合わせる。シール的5.68に放フィラーが記入さ れていて、このフィラーと住状スペーツに立って治一次 間隔を持って2枚の基板が貼り合わぜられる。その口。 両基板の間に液晶材料 5.7 5を注入し、針止剤(図示せ ず)によって完全に針止する。液晶材例575には公公 の液晶材料を用いれば愈い。このようにして圏12に示 す反射型液晶表示装置が完成する。そして、必要がらか は、アクティブマトリクス基施主たは対向基施を所刊の 形状に分断する。さらに、対向基版のみに倡光版(圏示 しない)を貼りつけた。そして、公知の技術を用いてほ PCを貼りつけたと

【0130】以上のようにして作品される液晶症示べ珍 ルは各種電子機器の展示部として用いることができる。 前記液晶表示パネル松、面景部に分かて、岡口卒企匠下 することなく、また、配筬運延等の問題が生でおことが ないので、大面積化にも十分対応でき得るものと企って

[0131] なお、本実施例は実施例1乃至5のい行加 かーと自由に個み合わせおことが可能でなる。

[0132] [実施例7] 本東佐例では、実体例5で行 疑したアクティブマトリクス基質から、実体例GとRC なるアクティプマトリクス型液晶混示装団を作頭するエ 程を以下に説明する。説明には图13を用いる。本理[] 例では本発明の記載がないが、実践例5で作品されるア クティブマトリクス基板を悶いているため、本発明をご 用していると口なる。

【0133】まで、実施例5に行い、図8の状間のアク で、対向基板 5 6 9 上に着色層 5 7 0、5 7 1、平坦化 50. ティブマトリクス基板を約た⑥、圏 8 のアクティブマト

・リクス基板上に配向膜1.067を形成しラビング処理を 一行う。なお、本実施例では配向膜1067を形成する前 に、アクリル樹脂膜等の有機樹脂膜をパターニングする ことによって基板間隔を保持するための柱状のスペー学 を所望の位置に形成した。また、柱状のスペーサに代え て、球状のスペーサを基板全面に散布してもよい。

『0134』次いで、対向基板1068を用意する。こ の対向基板には、着色層1074、遮光層1075が各 画案に対応して配置されたカラーフィルタが設けられて いる。また、原動回路の部分にも進光層1077を設け た。このカラーフィルタと遮光層 1:0 77とを覆う平処 化膜1076を設けた。次いで、平坦化膜1076上に 透明導電膜からなる対向電極106.9を画素部に形成 ・・し、対向基板の全面に配向膜107.0を形成し、ラビン グ処理を跨した。

【0135】そして、画案部と駆動回路が形成されたア クティブマトリクス基板と対向基板とをシール材107 1で貼り合わせる。シール材10.71にはフィラーが認 入されていて、このフィラーと往状スペーサによって肉・ ーな間隔を持って2枚の基板が貼り合わせられる。その・20 後、両基板の間に液晶材料1073を注入し、封止剤 (図示せず) によって完全に封止する。液晶材料107 3には公知の液晶材料を用いれば良い。このようにして 図 1 1 に示すアクティブマトリクス型液晶表示装置が完 成する。そして、必要があれる。アクティブマトリクス ※基板または対向基板を所望の形状に分断する。 さらに、 公知の技術を用いて偏光板等を適宜設けた。そして、公 知の技術を用いてFPCを貼りつけた。

・『〇136』以上のようにして作製される液晶表示パネ ルは各種電子機器の表示部として用いることができる。 前記液晶表示パネルは、画素部において、閉口串を低下 することなく、また、配線遅延等の問題が生じることが ないので、大面積化にも十分対応でき得るものとなって . B10.

【0137】なお、本実施例は実施例11乃至5のいず処 かーと自由に組み合わせることが可能である。

『0.13.8』 [実施例8] 本実施例では、本発明を利用 した配線基板の一例として、実施例5で示したアクティ プマトリクス基板を作毀するときのTFTの作製方法を 用いて、発光装置を作製した例について説明する。本以 施例では本発明の記念がないが、実施例5で作製される アクティプマトリクス基板を用いているため、本発明企 適用していると含える。本明細書において、発光装回と は、基板上に形成された発光案子を該基板とカパー材の 間に封入した表示用パネルおよび該表示用パネルに『C を実装した表示用モジュールを総称したものである。依 お、発光器子は、電場を加えることで発生するルミネッ センス (Electro Luminescence) が得られる有機化合物 を含む層(発光層)と陽極層と、陰極層とを有する。弦 た、有機化合物におけるルミネッセンスには、一重項励 50 膜にガリウムを添加したものを聞いても良い。 面張口(二

起状態から基底状態に戻る際の発光(蛍光)と三重頂脳 起状態から基底状態に戻る際の発光(リン光)があり、 これらのうちどちらか、あるいは両方の発光を含位。 【0139』なお、本明細管中では、発光索子において

**鼠極と陰極の間に形成された全での層を有機発光層と定** 義する。"有機発光層には具体的に、発光層、正孔征入 層、電子注入層、正孔院送回、電子院送層等が含定が る。基本的に発光案子は、陽極周、発光周、陰極層が同 に積層された構造を有しており、この構造に加えて、🗅 極層、正孔注入層、発光層、陰極層や、陽極周、正几遊 入層、発光層、電子協送層、陰極層等の頃に積層した公 造を有していることもある。

【0140】図14は本実施例の発光装置の断面図でひ る。図14において、基施700上に設けられたスイッ チングTFT603は図10のmチャネル型TFT50 3を用いて形成される。したがって、格造の説明的ログ ャネル型TFT5の3の説明を登照すれば良い。

『0141』なお、本実施例ではチャネル形成質でデニ つ形成されるダブルゲート経緯としているが、チャダル 形成領域が一つ形成されるシングルゲート格验もしく図 三つ形成されるトリプルゲート格造でのってもДの。 【0142】基据700上贮设计5n产原助回路的图1 0のCMOS回路を用いて形成される。疑って、紹訂の 説明はロチャネル型TFT501とロチャネル型TFT 5.02の説明を参照すれば記い。 な深、本実施例で図シ ングルゲート構造としているが、ダブルゲート報道しし くはトリプルゲート格造でひっても良い。

【0143】 また、配娘701、703はCMOS回口 のソーズ配気、70.2 放ドレイン配象として機能する。 また、配線704位ソース配換708とスイッチングで FTのソース領域とを電気的に接触する配線として殿口 し、配線705はドレイン配線709とスイッテングで FTのドレイン領域とを急気的に接渡する配照として口 母子る。

【0144】なお: 電流制印でFT604は関100P チャネル型TFT502を用いて形成される。ほって、 構造の説明はアデャネル翌丁ピア502の説明を珍口分 れば良い。なお、本実施例ではシングルゲート紹立とし ているが、ダブルゲート経遺らしくはトリプルゲート〇 、遊でひっても鼠のと

[0145] また、配急706は電流制御でドエのツー ス配繳(電流供給線に相当する)で公り、707四〇〇 制御TFTの画案電筒711上に風ねることで画表図[ 711と電気的に接触する電灯である。

【0146】なお、711位、延明等電配からなる国民 電板(発光素子の腸臼)である。近明草風紅として低、 酸化インジウムと酸化スズとの化合物、酸化インジタム と酸化亜鉛との化合物、酸化亜角、酸化スズまたは「XZ インジクムを用いることができる。立た、前記証明意口

711は、上記記線を形成する前に平坦な層間絶縁膜7 10上に形成する。本実施例においては、樹脂からなる 平坦化膜71.0を用いてTFTによる段差を平坦化する ことは非常に重要である。後に形成される発光層は非常 に薄いため、段差が存在することによって発光不良を超 こす場合がある。後って、発光層をできるだけ平坦面に 形成しうるように画素電極を形成する前に平坦化してお くことが望ましい。

【0:1.4.7. 配線701~707を形成後、図14に示すようにパンク712を形成する。パンク712は10 0~400nmの珪素を含む絶縁膜もしくは有機樹脂質で をパターニングして形成すれば良い。

【0148】なお、パンクフ12は絶縁膜であるため、成膜時における案子の静電磁域には注意が必要である。本実施例ではパンクフ12の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は1×1·0°~1×10°20m(好ましくは1×1·0°~1×10°00m)となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。

・『0149』画素電極711の上には発光層713が応 成される。なお、図14では一面素しか図示していない。 が、本実施例ではR(赤)、G(綴)、B(膏)の各色 に対応した発光層を作り分けている。また、本実施例で は蒸着法により低分子系有機発光材料を形成している。 具体的には、正孔注入層として2.0mm厚の銅フタロシ アニン(CuPc)膜を設け、その上に発光層としてす ·Onm厚のトリスー8ーキノリンストアルミニウム鉛飲・ (Alqs) 膜を設けた積層構造としている。Alqsに キナクリピン、ペリレンもしくはDCM1といった蛍光 30. 色素を添加することで発光色を制御することができる。 【0150】但し、以上の例は発光層として用いること のできる有機発光材料の一例であった。これに限定する 必要はまったくない。発光層、電荷輸送層または電荷塗 入層を自由に組み合わせて発光層(発光及びそのための キャリアの移動を行わせるための層)を形成すれば口 い。例えば、本実施例では低分子系有機発光材料を発発 層として用いる例を示したが、中分子系有機発光材料や 高分子系有機発光材料を用いても良い。な終、本明細合 中において、昇華性を有さず、かつ、分子数が20以下:40 または連鎖する分子の長さが10μm以下の有機発光効 料を中分子系有機発光材料とする。また、高分子系有紅 発光材料を用かる例として、正孔注入層として、20 nm のポリチオフェン、(REDOT) 膜をスピン総布数によ り設け、その上に発光層として100mm程度のパラフ エニレンピニレン"(PPV) 膜を設けた積層格造として も良い。なお、P·P Vのエ共役系高分子を用いると、ほ 色から骨色まで発光波長を選択できる。また、電荷協設 層や電荷注入層と して炭化珪素等の無機材料を用いるこ とも可能である。。これらの有機発光材料や無機材料は公

知の材料を用いることができる。

【0151】 次に、発光層713の上には導電膜からなる陰極714が設けられる。本実施例の場合、導電底としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg版(マグネシウムと銀との合金に)を用いても良い。陰極材料としては、周期額の1度らしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。

【0152】この陰極714変で形成された時点で発送 10 案子715が完成する。なは、ここでいう発光原子71 5は、直案電極(陽極) 711、発光图713及び陰行 714で形成されたダイオードを指す。

【0153】発光素子715を完全に狙うとうにしてペッシペーション限716を設けることは有効である。ペッシペーション限716としては、炭素瓜、窒化珪炭口もしくは窒化酸化珪素限を含む地縁限からなり、疾港口・ 腹を単層もしくは組み合わせた積層で用いる。

【0154』このほ、カバレッジの良い限企パッシペーション膜として用いることが好なしく、炭泉は、冷にD 20 LC (ダイヤモンドライクカーボン) 膜を開いること 腔有効である。DLC膜は室辺から100℃以下の湿底(ご問で成膜可能であるため、耐線性の低い発光口713の上方にも容易に成膜することができる。また、DLC口は酸素に対するプロッギング効果が高く、発光度713の酸化を抑制することが可能である。そのため、この役に続く封止工程を行う同に発光層713が酸化するといった問題を防止できる。

【0.155】さらに、ペッシペーション口で16上に公止材717を設け、カペーがで18を貼り合わせる。公止材717としては業外線硬化樹脂を用いれば立く、内部に吸湿効果を有する物質もしくは酸化防止効果を行する物質を設けることは有効である。また、本実施例においてカパー材718はガラス基紙や石英基版やプラステック基板(プラステックフィルムも含む)の両面に設定は、伊ましくはダイヤモンドライクカーボンロ)をびにしたものを聞いる。

【0.156】こうして圏1:4に示すような経验の異ない 置が完成する。なな、ペンク・7.1:2を形成した()、ペタ シペーション風 7:16を形成するまでの工理(マルケテ センパー方式(またはインライン方式)の成果接回で周 いて、大気解放せずに難慮的に処理することは有額でな る。また、さらに発展させてカバー(27.18で18の合む せる工程までを大気解放せずに難慮的に処理することも 可能でなる。

【0.157】こうして、基質700上にmチャネル型で FT601、602、スイッテングTFT(mチャネル 型TFT)603および電流制御TFT(mチャネル型 TFT)604が形成される。

【0.15.8】さらに、圏1.4を用いて説明したように、 ゲート電極に絶縁限を介して反なる不純物領域を位的る。 ことによりホットキャリア効果に起因する劣化に強いn チャネル型TFTを形成することができる。そのため、 信頼性の高い発光装置を実現できる。

【0159】また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、D/Aコンパータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。

【Q160】さらに、発光素子を保護するための封止 (または封入) 工程まで行った後の本実施例の発光装置 について図15を用いて説明する。なお、必要に応じて 図14で用いた符号を引用する。

【91.61】図1.5 (A) は、発光素子の封止までを行った状態を示す上面図、図1.5 (B) は図1.5 (A) を CーC・で切断した断面図である。点線で示された801はソース側駆動回路、80.6は画素部、80.7はゲート側駆動回路である。また、901はカバー材、902は第1シール材、903は第2シール材であり、第1シール材902で囲まれた内側には封止材907が設けられる。

【01.62】 なお、90.4 はソース側駆動回路801及 びゲート側駆動回路807に入力される信号を伝送する ための配線であり、外部入力端子となるFPC (フレキ シブルブリントサーキット) 905がちビデオ信号やク ロンシ信号を受け取る。なお、ごこではFPCしか図示 されていないが、このFPCにはブリント配線基盤 (P WB) が取り付けられていても良い、本明細番における 発光装置には、発光装置本体だけでなく、それにFPC もしくばPWBが取り付けられた状態をも含むものとす 30

その163】次に、断面構造について図15(B)を用いて説明する。基板700の上方には画素部806、ゲート側駆動回路807が形成されており、画素部806は電流制御TFT604とそのドレインに電気的に接続された画素電極710を含む複数の画素により形成される。また、ゲート側駆動回路807はロチャネル型TFT601とロチャネル型TFT601とロチャネル型TFT601とロチャネル型TFT601とロチャネル型TFT601とロチャネル型TFT601とロチャネル型TFT601とを組み合わせたCMOS回路(図14参照)を用いて形成される。

【0164】 画素電極711は発光素子の陽極として機能する。また、画素電極711の両端にはパンク712が形成され、画素電極711上には発光層713および発光素子の陰極714が形成される。

【0165】陰極714は全面素に共通の配線としても 機能し、接続配線904を軽由してFPC905に電気 的に接続されている。さちに、面素部806及びゲート 側駆動回路807に含まれる素子は全て陰極714およ びパッシベーション膜716で限われている。

【0166】また、第1シールは902によりカバー材 の1族もしくは2族に属する元素からなる導電膜(901が貼り合わされている。なお、カバー材901と 50 はそれらの元素を参加した導電膜を用いれば良い。

発光素子との問席を確保するために樹脂度からなるスペーサを設けても良い。そして、第1シール材9020内側には封止材907が充填されている。なお、第1シール材902、封止材907としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材902はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材907の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。

【0167】発光素子を覆うようにして設けられた対象 材907はカバー材901を接着するための接着剤としても機能する。また、本実施例ではカバー材901を構成するプラスチック基板の材料としてFRP(Fiberglass-Reinforced Plastics)、PVP(ポリビニルフロライド)、マイラー、ポリエステルまたはアクサルを用いることができる。

【0.168】また、封止材9-0.7を用いてカベー材9 0 1を接着した後、封止材9-0.7の側面(貿呈面)を覆う ように第2シール材9 0.3を設ける。第2シール材9 0 3は第1シール材9 0.2と同じ材料を用いることができる。

【の169】以上のような構造で発光来子を對止材90 7に封入することにより、発光素子を外部から完全に進 防することができ、外部から水分や酸素等の発光層の酸 化による劣化を促す物質が侵入することを防ぐことができる。従っていて類性の高い発光装置が得られる。また、前記発光装置は、面累部において、閉口率を低下することなく、また、配線遅延等の問題が生じることがないので、大面積化にも十分対応でき得るものとなっている。

【0170】なお、本実施例は実施例1万至5のいずれか一と自由に組み合わせることが可能である。

【0171】 [実施例9] 本実施例では、実施例8とは 異なる画素構造を有した発光装置について説明する。 税 明には図16を用いる。本実施例では本発明の記載がないが、本発明を適用して形成される配線を有するTFT を用いて作製するので、本発明を適用していると言え る。

【01.72】図16では電流制御用下下4601として図10のpチャネル型下下下502と同一構造の下下下を用い、スイッチング用下下7402として図10の画素下FT504と同一構造の下下でを用いる。 わ論、電流制御用下下450下のゲート電極はスイッチング用下下74402のドレイン配線に電気的に接続されている。また、電流制御用下下のドレイン配線は晒素電極4504に電気的に接続されている。

【0173】本実施例では、導電膜からなる画素電極4 504が発光素子の陰極として機能する。具体的には、 アルミニウムとリチウムとの合金膜を用いるが、周期表 の1抜もしくは2族に裏する元素からなる導電膜もしく はそれらの元素を添加した準量膜を用いれば合い。 【0174】画素電極4504の上には発光層4505が形成される。なお、図16では一画素しか図示していないが、本実施例ではG(緑)に対応した発光層を蒸発・ 法及び塗布法 (好ましくはスピンコーティング法) により形成している。具体的には、電子注入層として20mm厚のアッ化リチウム(L1F)膜を設け、その上に発光層として70nm厚のPPV(ポリパラフェニレンピニレン)膜を設けた積層協造としている。

【0175】次に、発光層 4505の上には透明導電瓜からなる陽極 4506が設けられる。本実施的の場合、透明導電限として酸化インジウムと酸化スズとの化合物もしくは酸化インジウムと酸化亜鉛との化合物からなる導電度を用いる。

《01:76》 この陽極4506まで形成された時点で強 光索子4507が完成する。なお、こごでいう発光系子 ・4507は、画案電極(陰極) 4504、発光層450 ・5及び陽極4506で形成されたダイオードを指す。

【0177】発光案子4507を完全に覆うようにしてパンジペーショシ膜4508を設けることは有効である。パンジペーション度4508としては、炭素庭、窒・20化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。

101791このようにして作設された発光装団の配置は低抵抗化が実現できており、また、画案部において、 開口率を低下することがく、配線遅延等の問題が生じる 、ことがないので、大面積化にも十分対応でき得るものと なっている。

・・・『O·180』なお、本実施例は実施例1万至5のいずル ・かーと自由に組み合わせることが可能である。

『018 1引 [実施例10] 本実施例では、実施例5で作製したアクティプマトリクス基板とはTFT保造が口なる例を挙げ、本発明を用いて液温表示装置を作製した例について説明する。本実施例では本発明の記録がないが、本発明を適用して形成される配辞を有するTFTを用いて作製するので、本発明を適用していると言える。

【0182】図18 (A) に示すアクティブマトリクス 芸板は、ロチャネル型TFT503とpチャネル型TFT502を有する駆助回路506と、画案TFT504と保持容量505を有する画案部507とが形成されている。

『0183』これらのTFTは基板5』0にゲート配位 512~517を形成したのち、前記ゲート配象上に位 縁膜511を形成し、前記絶縁膜上の半等体層にチャネ ル形成領域やソース領館、ドレイン領域及びLDD領域 などを設けて形成する。半導体層は実施例1~実施別5 と同様に本発明を用いて形成する。

【0184】ゲート記録を12~517位、その見をひ200~400m、好ましくは250mの即さで形はし、その上層に形成する被膜の被覆盤(ステップカペレージ)を向上させるために、端部をテーペー形状となるように形成する。テーペー部の角度は5~30配、母ましくは15~25度で形成する。テーペー部はドライエッチング法で形成され、エッチングガスと基被側に印定するパイアス電圧によび、その角度を制物する。

『0485』また、不純物質的は、貸1万至資3のドー ピング工程によって形成する。ます、第1のドーピング 工程を行って、nチャネル図TFTのLDD Clightly Doped Drain) 領域を形成する。ドーピングの方法的イ オンドープ法若しくはイオン社入法で行えば泣い。 ロ 豆 を付与する不純物元段 (Pシー) としてリン (P) を(3) 加し、マスクにより第1の不純物領域が形成さかる。 そ して、新たにカチャネル翌TFTのLDD賃銭を配うマ スクを形成して、第2のドーピング工程はロディネル回 TFTのソース領域及びドレイン領域を形成して行う。 【0~186】第3のドーピング処理により、カチャネル 型TFTのソース領域及びドレイン領域を形成する。『 ーピングの方法はイオンドープ性やイオン在入法での回 を付与する不純物元ミン(アクセプタ)を抵加すればほ い。このとき、ロチャネル型TFTを形成する半導作□ にはマスクを形成するため、『型を付与する不純物元章 が希加されない。本実施例で他、pディネル型TFTに おいてLDD領域を作風していないが、もちろん、作品 LTBROW

『0187』このようなして、 血サイネル型でドイ5の 3にはチャネル形成領域529の外側をLDD信貸53 3.0、ソース領域またのドレイン領域531が形成2元 5。 pチャネル型TFT502も同様な報道とし、テヤネル形成領域527、少年ス領域変た原ドレイシ領貿528から成っている。なが、本実に関ではシングルダート報道としているが、デジルダート報道もしてのトリブルゲート報道でひってもQの8

【0188】画案部50分に続いて、血デャネル型TF Tで形成される画器でFTS あるはガブ電流の性粒を固 的としてマルチゲート協造で形成され、デャネル形成口 域532の外側に心的回筒性6.33、ソース領域な企成 ドレイン領域584が配かられている。

【0189】層間絶縁度は酸化粧豆、窒化粧豆、空化砂 酸化窒化珪素などの無機材料から成り、50~5000 の厚さの第1の層間絶縁度540と、ポリイミド、アタ リル、ポリイミドアミド、BでB(ペングシタロプテ '()

ン)などの有機絶縁物材料から成る第2の層間絶縁膜5 41とで形成する。このように、第2の層間絶縁膜を行 機絶縁物材料で形成することにより、表面を良好に平坦 れさせることができる。また、有機樹脂材料は一般に瞬 電率が低いので、寄生容量を低減することができる。し かし、吸湿性があり保護膜としては適さないので、第1 の層間絶縁膜540と組み合わせて形成することが好ま した。

【0.190】その後、所定のパターンのレジストマスタを形成し、それぞれの半導体層に形成されたソース領域 10 またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶敗以5.4.1をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1の層間絶縁膜5.4.0をエッチングかる。

【0191】そして、導電性の金属膜をスパック法や八空蒸着法で形成し、レジストマスクパターンを形成し、エンチングによって配赖543~549を形成する。このようにして、アクティブマトリクス基板を形成することができる。

【0192】図18 (A) のアクティブマトリクス基級 を用いて、アクティブマトリタス型液晶表示装置を作風 する工程を説明する。図18(B) はアクティブマトリ クス基板と対向基板554とをシール材558で貼り合 わせた状態を示している。最初に、図18 (A) の状门 のアクティブマトリクス基板上に柱状のスペーサ55 1、5.5.2を形成する。画案部に設けるスペーサ551 は画素電極上のコンタクト部に重ねて設ける。スペータ 30 は用いる液晶材料にも依存するが、3~10~100高色 とする。コンタクト部では、コンタクトホールに対応し た凹部が形成されるので、この部分に合わせてスペータ を形成することにより液晶の配向の乱れを防ぐことがで きる。その後、配向膜5.5.3を形成レラピング処理を行 う。対向基据5.5.4には透明導電膜5.5.5、配向膜5.5 6を形成する。こその後、アクティブマトリクス基質とは ·· 向基板とを貼り合かせ液晶 5 5 7を注入する。

『Q1-93』以上のようにして作製されるアクティブマトリクス型の液晶表示装置は各種電子装置の表示装置として用いることができる。前記液晶表示パネルは、面容部において、開口率を低下することなく、また、配象足延等の問題が生むることがないので、大面積化にも十分対応でき得るものとなっている。

《O 1.9 4』なお。本実施例は実施例1乃至5のいずかか一と自由に組み合わせることが可能である。

【0195】 [実施例11] 本実施例では、実施例10 で示したアクティブマトリクス基板を用いて、発光装員 を作製した例について説明する。本実施例では本発明の 記載がないが、実施例10で作製されるアクティブマト 50 リクス基板を用いているため、本発明を適用していると 言える。 ・・・・

【0196】図19では電流制御用TFT4501として図16のnチャネル型TFT503と同一格造のTFTを用いる。勿論、電流制御用TFT4501のゲート電板はスイッチング用TFT4402のFをイン配息に電気的に接続されている。一変た、電流制御用TFT4601のドレイン配線は面素電紅4504に電気的に接続されている。

・ 『01:97』本実施例で於、薄風融からなる箇案径[305] 5:04が発光素子の陰極と比て機能なる。具体的に感、 アルミニウムとリチウムとの合金膜を用いるが、周別な の1族もしくは2族に属する元素からなる薬電膜もしく はそれらの元素を添加した薬環膜を用いれば食い。

【0.198】画素電極な5点4の上には発光圏4505が形成される。なお、図19元は一面窓しが図示していないが、本実施例ではG(限)に対応した発光圏を区分法及び途布法(好ましく松本ピンコーディング設) 伝より形成している。具体的には、電子注入圏として20m2のm厚のフッ化リチウム(L.i.F) 限を優が、その上に翌光層として70mm厚の平度V(ポリパラスユニレンビニレン) 膜を優けた租層経済としている。

【0199】 次に、発光日4505の上には延明等望立からなる場極4506が設けられる。本実施例のご合、 透明導電膜として酸化インジウムと磁配スズとの化合で も七人は酸化インジウムと酸化亜角との化合物からを逐 等電膜を用いる。

【0200】この思復4506まで形成された時点で受洗案子4507が完成する。なな、ここでいう発送日子4507は、画素電紅(陰紅)4504、発光日4505及び思極4506で形成されたダイナードを記ず。 【0201】発光素子4507を完全に受うようにしてパッシペーション限4508を設けることは有効でかる。パッシペーション股4508を設けることは有効でかる。パッシペーション股4508としては、炭素日、日化珪素限もしくは変化配化珪素限を含む絶数四からなっ、核絶縁度を単層もしくは組み合わせた箱間で間の。る。

【0202】さらに、ペッシペーション高小らの8上に 封止材料509を設め、カバー物か51.0を貼り合かで る。封止材4509としては鉄外線で化樹腐在潤いかだ 良く、内部に吸湿効果を育する物質もしくは酸化防止の 果を有する物質を設けることは有効である。ほた、本口 施例においてカバー物か510はガラス基銀や石英記了 ヤプラスチンク基板(プラステックタイルムも含む)の 丙面に炭素膜(好きしくはダイヤモンドライクカーほン 即 を形成したものを聞いる。

※部において、開口率を低下することがく、また、配置 産延等の問題が生じることがないので、大面租化にも十 分対応でき得るものとなっている。 【0204】なお、本実施例は実施例1乃至5のいずれか一と自由に組み合わせることが可能である。

【0205】 [実施例12] 本発明を適用して、本発明を実施して形成された配線基板は様々な電気光学装置

(アクティブマトリクス型液晶表示装置、アクティブマトリクス型EC表示装置、アクティブマトリクス型発光 装置)に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。

【0206】その様な電子機器としては、パーソナルコンピュータ、ディスプレネなどが挙げられる。それらの例を図20に示す。

【0207】図20 (A) はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。本発明を適用すれば、表示部3003の大面積化に対応でき得る。

【0208】図20 (B) はプログラムを記録した記録 媒体 (以下、記録媒体と呼ぶ)を用いるプレイヤーであ り、本体3.401、表示語3.402、スピーカ部3.40 3、記録媒体3.404、操作スインチ3.405等を含 し、なお、このプレイチーは記録媒体をしてDVD (D 18 で) 「 Ye \* 5 A 1 1 fe D 1 \* e)、CD ほど用い、音楽生質を映画を賞をゲールをインターネットを行うことができる。本発明と適用されば、表示部3.40 との大面積化に対比でき得る。

【0209】図20 (C) ロディスプレイであり、本体 4109、支持台4102、表示部4103等を含む。 本発明以表示部4103に適用することができる。本発 30 明のディスプレイ収積に大画面化した場合において十分 対応でき得る構成となっている。特に対角10インチ以 主気(特に30インチ以上) のディスプレイには有利である。

【0210】以上の様性、本発明の適用範囲は極めて広 4、お与する分野の電子機器に適用することが可能であ る、また、本実施図の電子機器は実施例1~4.1のどの ような用力合わせ方もなる構成を用いても実現すること ができると

10.211

「発明の効果」。注意明の特定を採用することにより、以 ・下に示えまえな者意性を得ることが出来を1

(a) 従来の配換また行記類基版の作製プロセスに適合 した、動単な方法をある。

(b) 配積の低低抗化を実現できる。そのため、設計の 自由度および画素部における閉口串の向上が可能とな る.

- (c) カパレッジを良好なものとすることができる。
- (d) 以上の利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、 画素部の面積が大きくなり大画面化しても十分に対応することが可能となり、該半導体装置の動作特性および信頼性を向上させることを可能とする。


【図面の簡単な説明】


【図1】 本発明の概念の例を示す図。

- 70 【図2】 本発明を適用して作製した配線の形状の何を 示す図。
  - 【図3】、本発明を適用して作製した配線の形状の模式 図を示す図。
  - 【図4】 本発明を適用して作製した配線の形状の何を示す図。
  - 【図5】 本発明を適用して作製した配線の形状の何を示す図。
  - 【図6】 本発明を適用して作製した配線の形状の何を 示す図。
- 20 【図7】 本発明の概念の例を示す図。
  - 【図8】 画案TFT、駆動回路のTFTの作製工程を示す断面間。
  - 【図9】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
  - 【図10】 画素TFT、駆動回路のTFTの作製工程: を示す断面図。
  - 【図11】 画案TFTの構成を示す上面関。
  - 【図12】 アクティブマトリクス型液晶表示装置の作 製工程を示す断面置。
- 30 【図13】 アクティブマトリクス型液晶表示装置の作 製工程を示す断面置。
  - 【図14】 発光装置の駆動回路及び画素部の断面構造 図。
  - 【図15】 《A】発光装置の上面図。(B) 発光装置の原動回路及び画案部の断面構造図。
  - 【図16】 発光装置の駆動回路及び画楽部の断面構造
  - 【図17】 本発明の概念の例を示す図。
- 【図18】 アクティブマトリクス型液晶表示装**造の作** の 製工程を示す断面**図** 
  - 【図19】 発光装置の画来部の断面構造置。
  - 【図20】 半導体装置の例を示す図。
  - 【図21】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
  - 【図22】 第1のエッチング条件により形成される場 電層の形状の例を示す概。

## …[図1]








#### (ES 71






#### (C) 配数据の形成/平台作品の開放




#### 1833


(A) RAMOREZM 1 OF THE R 2 OF THOUSE






【図6】









[図2]



(d)




#### 【図4】




22.0KV X15.0K 2.55


[図6]









【図9】




[图10]




【図13】




**(図14**年




[図15]




[図16]




## [図20]




#### 【图22




[図21]



【図18】





フロントページの技会

(51) 1nt.Cl.? HO1L 29/786

識別配券

FI HO1L 29/74 <del>デマント\* (参考</del> \* K \* L (72)発明者 補山 義弘 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.